24.由译码器74LS138和计数器74LS161组成电路如图2.4所示。
① 列出74LS161的状态迁移关系;
② 列出输出F的序列信号。
四、设计题(本大题共2小题,每小题10分,共20分)
25.用译码器和少量的门电路设计一个一位二进制数的全减器。
(A为被减数,B为减数,D为差,Ci为低位的借位,Ci+1为向高位的借位)
①作出真值表;
②写出方程式;
③画出逻辑图。
26.用74LS90设计七进制5421BCD码计数器。
① 列出状态迁移关系;
② 决定反馈归零信号;
③ 画出逻辑图。