|
|
吉林大学网络教育学院: c4 y/ b/ Q1 @4 ^3 ?
2 f4 Z4 K! D% h9 [ r, P p
! e. B' j* M; S3 n& w
1 D6 y2 P Z. U- x 0 Q4 G: b& k$ `
2019-2020学年第二学期期末考试《计算机组成原理》大作业
3 `% W- S& S% n
& A8 \3 V/ \' @& j. c/ U9 a& @0 @) }' b; S W: [( J5 M% v
. l' ^' @( w( p- w. D! c
7 v& A) {0 f- y
( n4 \6 N7 n- I- X
( b4 m3 H' n1 L) ~
学生姓名 专业 / _* v' U' K* l# V
层次年级 学号
9 p& D/ i, z! L* I% h$ M) N; f学习中心 成绩 ( p' a& r1 X* C' }$ R6 M Y
5 h# {2 [: v7 s B) e/ r( F. M. @$ z; ^7 m% A7 j
" A5 V+ P4 \2 ]' X% B% N
, g" v: `* u; l* {% d, t
7 V0 Q6 _: _, k7 `; J 年 月 日
- P8 C9 ^6 @/ s1 S, ]作业要求：大作业要求学生手写完成，提供手写文档的清晰扫描图片，并将图片添加到word文档内，最终wod文档上传平台，不允许学生提交其他格式文件（如JPG，RAR等非word文档格式），如有雷同、抄袭成绩按不及格处理。/ j t1 C2 E/ N
' A7 j; N2 t( j2 }一 更多资料下载：谋学网（www.mouxue.com） (共10题 ，总分值100分 )3 I- i9 q( I9 ?+ E; l% E2 O
1. 设某机指令长为16位，每个操作数的地址码为6位，指令分为单地址指令、双地址指令和零地址指令。若双地址指令为K条，零地址指令为L条，问最多可有多少条单地址指令？ （10 分）' m- B1 I7 _( {7 K
2. 某计算机的运算器为三总线（B1、B2、B3）结构，B1和B3通过控制信号G连通。算术逻辑部件ALU具有ADD、SUB、AND、OR、XOR等5种运算功能，其中SUB运算时ALU输入端为B1－B2模式，移位器SH可进行直送（DM）、左移一位（SL）、右移一位（SR）3种操作。通用寄存器R0、R1、R2都有输入输出控制信号，用于控制寄存器的接收与发送，如下图所示。: u, t% A s. v& x! \# l# o
& W! N5 r4 w Z9 V
（10 分）; g4 j9 K/ ]7 Y
3. 什么叫寻址方式？有哪些基本的寻址方式？简述其寻址过程。 （10 分）4 K- V1 F" @# ]% e$ q8 I
4. （10 分）( H, u+ G5 E2 O" b3 `: c: s5 L
5. 已知某机浮点数表示格式如下：
5 {5 R1 F3 l" t9 b. v 8 ^2 r2 z' j, P
其中，浮点数尾数和阶码的基值均为2，阶码用移码表示，尾数用补码表示。设：7 x: @/ H8 w+ V% i/ |
x＝0.110101×2－001y＝－0.100101×2＋001( b! ^% ^; b* d! \
试用浮点运算规则计算x＋y、x－y、x×y、x/y。（要求写出详细运算步骤，并进行规格化）。 （10 分）
/ A5 ~" R& u/ q5 Y: b- O! I7 m6. 分别计算用二进制表示4位、5位、8位十进制数时所需要的最小二进制位的长度。 （10 分）
* w1 A3 y2 @4 \1 O$ K3 S7. CPU中有哪几个最主要的寄存器?它们的主要作用是什么? （10 分）/ L8 v! t7 _7 @
8. 如图所示为一CPU的结构框图。
/ {/ H0 O6 J' \（1）标明图中a、b、c、d四个寄存器的名称。: W: {$ O! y& g) i
（2）简述取指令的操作流程。
6 Z% {, ^: W) Q* O' G. L% d0 S（3）若加法指令格式与功能如下
+ j% X+ e& K1 e( z1 ]. K
0 G5 H* g. g6 \! N: V# H A其功能为：(AC)＋(D)→AC; q+ O0 ]" N, e+ G' I' v
试分析执行加法指令的操作流程。
/ n9 J1 z+ G5 n# l' K' U （10 分） ?. u q) v. |% n. X
9. 比较舍入方法中截断法、恒置“1”法和0舍1入法的优缺点。 （10 分）: O. K0 @ m( P! r& } T9 J
10. 某8位计算机采用单总线结构，地址总线17根（ ， 为高位），数据总线8根双向 ，控制信号 （高电平为读，低电平为写）。已知该机的I/O设备与主存统一编址，若地址空间从0连续编址，其地址空间分配如下：最低16K为系统程序区，由ROM芯片组成；紧接着48K为备用区，暂不连接芯片；接着60K为用户程序和数据空间，用静态RAM芯片组成；最后4K为I/O设备区。现有芯片如下：
: A4 Q4 e% h7 A$ XROM：16k×8位，其中 ：为片选信号，低电平有效， ：为读出控制，低电平读出有效。
/ L* @5 O4 D7 E1 {) I2 m静态RAM：16K×8位，其中 ：为片选信号，低电平有效， ：为写控制信号，低电平写，高电平读。: C( _! A# D& s. v! B1 y1 p
译码器：3—8译码器。输出低电平有效。
+ {" b5 p9 ~: L- J- [' f与非门：扇入系数不限。
. ~) @$ E0 E5 s9 i" ]试画出主存芯片连接的逻辑图并写出各芯片地址分配表（假设存储器从0连续进行编址）。 （10 分）7 s7 U {; | P3 L& z
: a# Q. S: C$ Z; u+ e6 V |
|
IP卡
狗仔卡
发表于 2020-9-8 10:11:40
微信登陆 
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
显身卡
发表于 2020-9-8 13:41:10
客服一
