[东北大学]21年4月考试《数字电子技术基础X》考核作业

奥鹏在线作业

东 北 大 学 继 续 教 育 学 院
* i. g+ E8 h9 r# X   数字电子技术基础 X   试 卷（作业考核 线上2）  B  卷（共  6  页）
/ b5 N2 I9 K9 |! _6 X3 O: U总分        题号        一        二        三        四        五        六        七        八        九        十
        得分                                                                               

一、更多资料下载：谋学网（www.mouxue.com）。在备选资料中选出一个正确资料，并将所选答题填入下表。（70分）
7 X# ]- l/ D8 m9 `7 h% M, _
题号        1-5        6-10        11-15
1 ^0 {" p+ y! K: N" ?资料                       
, w! t' s* k5 c9 b% O: C0 D! M9 g题号        16-20        21-25        26-30
资料                       
题号        31-35               
资料                       
01、表示一位十六进制数需要二进制数的位数为：
8 H: J! |- m% M9 H7 U8 dA. １位         B. ２位       C. ４位        D. 16位
02．十进制数25用8421BCD码表示为：
A.10 101         B.0010 0101      C.100101     D.10101
; n/ F  y. G: |! Y* y03．与十进制数（53.5）10等值的数或代码为：
A.(0101 0011.0101)8421BCD  B.(35.8)16  C.(110101.1)2   D.(65.4)8
% N1 ]) V/ \! k5 P3 [! X9 y04. 当逻辑函数有n个变量时，变量取值组合共有：
  \) z7 ?& R6 T; M2 m* _   A. n        B. 2n        C. n2      D. 2n
" W7 ~% o- W6 L+ u; g05．欲使D触发器按Qn+1= n工作，应使输入D=
A.0   B.1    C.Q    D.
* _' P4 J/ n' Z06．多谐振荡器可产生：
A.正弦波    B.矩形脉冲     C.三角波   D.锯齿波
- Z# `+ f9 H+ w07.一个16选一的数据选择器，其地址输入（选择控制输入）端个数为：
, p# m4 ]9 s6 h" B8 ~A.1       B.2     C.4       D.16
2 ]1 s( ]8 X  n/ C08．下列逻辑电路中为时序逻辑电路的是
( n! R7 |- Q+ i: g* i6 VA.变量译码器  B.加法器C.数码寄存器D.数据选择器
; y0 f6 S8 `; D! _" _7 b               
09、图1-1所示电路，输出F为：
A、AB   B、A+B   C、A⊙B   D、A÷B
$ g: ^( k( ]2 \& E2 P
. Y! Q5 n0 F: W
10、图1-2所示电路，输出F为：
A、A⊙B   B、AB   C、A+B  D、A÷B
$ G6 H# s( t7 q! A. T
. k; L, Q4 L" Z' e11、图1-3电路为NMOS：
6 M* O/ `' f9 V; o$ G) ^3 f4 f) vA、与非门     B、异或门   C、与或非门     D、或非门

12、图1-4所示电路，当EN=1时：
6 w1 f9 D2 E, W1 F$ A0 S' UA、        M为输入N为输出         B、 N为输入M为输出
C、         N为输入EN为输出       D 、 M为输入EN为输出               


$ b: K) b0 ]/ c13、图1-5所示TTL电路，A=0则Y1=
A．A+VCC    B．A    C．1    D．0

14、图1-6所示TTL电路，Y2=
& |4 y' m, f& ?( n& ]A．A+VCC    B．1    C．0    D．A
/ w3 b" l' r; o2 z& B5 g2 F  M
15、图1-7所示TTL电路，当1、2端都加低电平（逻辑0）时Qn+1=
2 e! _: f6 O& _: K* qA．Qn+1    B．0    C．Qn    D．1

6 h5 |4 W5 u" m16、若将图1-7所示电路构成D触发器，应将
* Z! Y+ \4 H# L- `: w/ [! UA．1、3端相连、2、4端相连并将2端作为D输入端
$ P1 J& B, S8 ~, x1 V: J# C: BB．1、5端相连、2、4端相连并将5端作为D输入端
C．1、3端相连、2、6端相连并将6端作为D输入端
, }: Q" r0 e4 N9 g4 \D．2、4端相连、1、3端相连并将1端作为D输入端

17、图1-8所示电路，该电路产生波形的周期为
A、0.7(R1+R2)C    B、1.1(R1+2R2)C
C、0.7(R1+2R2)C   D、0.8(R1+R2)C
+ I) s9 w- W# B7 c" V

( j3 ^( w2 v, W$ ^* u: g0 ^18、单稳态触发器用途之一是
, ^7 R0 }7 o! w4 a; [4 E" z, LA、自动产生方波    B、用做比较器    C、定时    D、自动产生三角波
! {) A) a. W0 c4 S
' h* k) F3 ?" T! ^) V+ n/ M19、用RAM2114（1024×4位）构成4096×8位RAM，需
6 D' F1 W/ U5 N: o. ?A、4片；   B、8片；    C、24片；   D、12片

20、用户对ROM编程后觉得不满意，还要改写，应选用：
, G3 N9 }! b# y4 qA、固定ROM   B、E2PROM   C、PPROM    D、PRAM
3 g4 S  {% l. }& n. \) E
21、图2-2所示电路，D3D2D1D0=0000，B加高电平，
C与A相连所构成的加法计数器是
9 w, J* }+ S8 h2 N1 J) eA、10进制   B、5进制   C、11进制   D、6进制
# a& P. x! C3 [( D& W
: H* u- n$ y( H+ O0 w; t( M22、2-2所示电路，D3D2D1D0=0010，A加高电平，C与B相连所构成的加法计数器是
A、10进制    B、8进制    C、6进制     D、9进制     
  g+ K. i9 e/ G3 `/ m
% m( M1 W4 I! l, h23、2-2所示电路，D3D2D1D0=0010，B加高电平，C与A相连所构成的加法计数器是
A、10进制    B、9进制    C、6进制     D、8进制      
4 h* v, T9 u: f- j( g! _  R. a
24、2-2所示电路，D3D2D1D0=1000，A加高电平，C与B相连所构成的加法计数器是
3 a0 l4 [6 n* R4 S! d* VA、10进制    B、3进制    C、6进制     D、12进制
% U2 j$ ?; @, n6 t# P: x7 o& I3 f25、2-2所示电路，D3D2D1D0=1000， B加高电平，C与A相连所构成的加法计数器是
% U" Y% E- c+ P2 w/ t# c% vA、10进制    B、3进制    C、6进制     D、12进制   

26、图2-3所示电路为
A 异步时序电路  B 同步时序电路 C 同步组合电路   D 异步组合电路      
, @/ U! C$ V4 r% `& L& W8 U5 l
' \6 i: r2 y# t  Q/ C" z27、图2-3所示电路，FF0和FF1都为
A、下降沿触发   B、上升沿触发   C、高电平触发    D、低电平触发  
: q- P4 g' @4 |) b7 m0 K
9 Z" N$ G; U. }! @) p3 y. N2 Y* V$ z5 u28、图2-3所示电路，Q0n+1=


% m$ b$ }3 u# z6 r! H( M) |29、图2-3所示电路，Q1n+1=
( F" u- _5 D8 x, n  V0 l: |7 wA、Q0nQ1n    B、Q0n+Q1n   C、Q0n⊕Q1n    D、Q0n⊙Q1n   

30、图2-3所示电路，F=

- A3 J# Z6 F9 J. _, _1 ]A、Q0nQ1n    B、Q0n+Q1n   C、Q0n⊕Q1n    D、Q0n⊙Q1n   
, T& i- {3 H, D* p1 O/ u3 M
31、图2-3所示电路，其状态转换图为

! X; e+ c% s* v, M  P$ p32、图2-3所示电路的逻辑功能为
A、4进制减法计数器       B、4进制加法计数器
/ f" ?. ?, f( I) JC、6进制加法计数器       D、8进制减法计数器      
( S$ J) h* e. u4 `

33、图2-4所示可变进制加法计数器电路 ，当MN=00时该加法计数器为
A  11进制加法计数器     B  10进制加法计数器   
C  12进制加法计数器     D  13进制加法计数器  

$ w; `' y# V3 D/ @& v; d7 H' _34、图2-4所示可变进制加法计数器电路 ，当MN=01时该加法计数器为
A、13进制加法计数器      B、12进制加法计数器  
C、14进制加法计数器      D、11进制加法计数器

35、图2-4所示可变进制加法计数器电路 ，当MN=11时该加法计数器为
A、14进制加法计数器   B、12进制加法计数器  
# X& W( Q; ?" c+ E$ XC、11进制加法计数器   D、13进制加法计数器   
0 S9 i. O! D$ T2 t! `* S
二、试用卡诺图化简下列逻辑函数（10分）
0 y4 T  H, A8 l$ p, e, h1 \

& d0 `9 C; I  k+ s! g5 q: [

/ |6 R: b$ w3 i





3 G: W+ m+ w4 Z0 M$ o& O: f7 P
+ V& Z6 B2 `6 p
6 C. E( |5 V) l4 |( W& i( J, w! Y



" r7 h9 u7 G4 n+ O7 X; Z8 T+ _
% V) z# J9 a* x5 g! v7 U, c% p三、（10分）试用图3所示输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为三位二进制数。二者之间关系如下：
) \$ p8 d: T+ @9 ^2≤X≤6时   F=X+1   X<2时    F=1     X>6时    F=0



3 A5 j1 g% |- Z: I
2 A4 l: w# c. ~


- d: j: b: X% P- `4 N4 o


( x/ |& K7 k, X6 N1 D' {
( p; C) _+ C1 j, `/ r四、（10分）试用图4所示74161电路和必要的门构成一个12进制计数器。

, |2 ]7 x2 b4 k4 _0 M
3 ?& Z8 z( I6 V! D3 E  G( ~& a
# K+ l3 ?& P* C0 C
" Y0 ]- a( b" H: w
/ E$ l3 M) H% Y8 W5 B+ a
9 K* J) ^4 T7 l! Y* x

# z9 k/ z: f* B- R. a1 O

7 c; g, _0 W9 f* e
/ D8 Y/ E" G* V0 @9 k