[东北大学]21年4月考试《数字电子技术基础X》考核作业

奥鹏在线作业

东 北 大 学 继 续 教 育 学 院
, ~" U/ F& {/ f5 t/ Z   数字电子技术基础 X   试 卷（作业考核 线上2）  B  卷（共  6  页）
7 ]5 I; p- |# E2 E/ H总分        题号        一        二        三        四        五        六        七        八        九        十
        得分                                                                               
) ^0 `$ R4 q+ B; V
一、更多资料下载：谋学网（www.mouxue.com）。在备选资料中选出一个正确资料，并将所选答题填入下表。（70分）

  S9 I& ]4 m. ]" a1 l& @题号        1-5        6-10        11-15
资料                       
题号        16-20        21-25        26-30
4 m* _* T- q$ L* Z$ e# D+ N  M% M资料                       
题号        31-35               
资料                       
01、表示一位十六进制数需要二进制数的位数为：
% |8 j. |' y  b, _( y8 |A. １位         B. ２位       C. ４位        D. 16位
! q) M, V8 n" K7 y) x) R. w02．十进制数25用8421BCD码表示为：
* o) T! e1 z5 i! d# `' K1 w& e0 lA.10 101         B.0010 0101      C.100101     D.10101
0 M  E( V) b( q03．与十进制数（53.5）10等值的数或代码为：
A.(0101 0011.0101)8421BCD  B.(35.8)16  C.(110101.1)2   D.(65.4)8
+ N; y# B# B( h2 s2 x04. 当逻辑函数有n个变量时，变量取值组合共有：
6 h" ?' K, `1 f& D   A. n        B. 2n        C. n2      D. 2n
05．欲使D触发器按Qn+1= n工作，应使输入D=
5 H/ |0 R! `1 r( o9 p, g! PA.0   B.1    C.Q    D.
1 q( L' U% {1 o9 m- n% [( S06．多谐振荡器可产生：
A.正弦波    B.矩形脉冲     C.三角波   D.锯齿波
  k0 b9 D, n2 ~07.一个16选一的数据选择器，其地址输入（选择控制输入）端个数为：
" ^! ^' b5 L0 H9 V0 V% p3 XA.1       B.2     C.4       D.16
3 V  m: |- A; L+ D( k08．下列逻辑电路中为时序逻辑电路的是
. x. G0 a) O; n* D% `5 r1 c( AA.变量译码器  B.加法器C.数码寄存器D.数据选择器
/ K4 L& E) `( z               
* X- |5 l8 m3 a9 c# e09、图1-1所示电路，输出F为：
- g0 C/ F1 n) X: [+ b! OA、AB   B、A+B   C、A⊙B   D、A÷B


10、图1-2所示电路，输出F为：
% i5 t" n. \, p+ w% n* m( IA、A⊙B   B、AB   C、A+B  D、A÷B

11、图1-3电路为NMOS：
A、与非门     B、异或门   C、与或非门     D、或非门
9 J# g' t( |: C0 _, W, c- K
) [: a# i) r+ h' b8 T12、图1-4所示电路，当EN=1时：
# b" j0 E& D. J0 t2 V' |" m( zA、        M为输入N为输出         B、 N为输入M为输出
" e. J! |$ k9 [+ {% U* lC、         N为输入EN为输出       D 、 M为输入EN为输出               

% b5 h. f2 R# _/ E* a
13、图1-5所示TTL电路，A=0则Y1=
A．A+VCC    B．A    C．1    D．0

* T. b( v  S2 i" z+ W( q+ C14、图1-6所示TTL电路，Y2=
A．A+VCC    B．1    C．0    D．A

15、图1-7所示TTL电路，当1、2端都加低电平（逻辑0）时Qn+1=
. N) C* u- [$ f$ ^5 x& iA．Qn+1    B．0    C．Qn    D．1

16、若将图1-7所示电路构成D触发器，应将
A．1、3端相连、2、4端相连并将2端作为D输入端
6 _) O$ v& r; k: z) ^, E) {B．1、5端相连、2、4端相连并将5端作为D输入端
8 C$ Q0 H! A5 S. p" W" UC．1、3端相连、2、6端相连并将6端作为D输入端
D．2、4端相连、1、3端相连并将1端作为D输入端
: _& }# ^$ K, Q& o& {8 Y' {
17、图1-8所示电路，该电路产生波形的周期为
6 u1 V, y$ y* SA、0.7(R1+R2)C    B、1.1(R1+2R2)C
C、0.7(R1+2R2)C   D、0.8(R1+R2)C
1 `3 T0 b' ?- N3 Y* X

8 a* @* v+ X! d' \6 w6 W18、单稳态触发器用途之一是
A、自动产生方波    B、用做比较器    C、定时    D、自动产生三角波
9 u7 _) P: a8 C6 F4 _2 w  Z
19、用RAM2114（1024×4位）构成4096×8位RAM，需
A、4片；   B、8片；    C、24片；   D、12片

20、用户对ROM编程后觉得不满意，还要改写，应选用：
A、固定ROM   B、E2PROM   C、PPROM    D、PRAM
2 N; \7 F: P2 j5 e
, a3 |' c# X# {9 F6 r. j& r; N2 T% a21、图2-2所示电路，D3D2D1D0=0000，B加高电平，
) w3 A8 y9 t) h* R# }$ e1 JC与A相连所构成的加法计数器是
% F) d8 U' D# ~( S. EA、10进制   B、5进制   C、11进制   D、6进制
8 B- m8 G. H5 p8 F
22、2-2所示电路，D3D2D1D0=0010，A加高电平，C与B相连所构成的加法计数器是
3 O  J* y3 _8 v6 A7 U! L5 ?9 UA、10进制    B、8进制    C、6进制     D、9进制     

23、2-2所示电路，D3D2D1D0=0010，B加高电平，C与A相连所构成的加法计数器是
A、10进制    B、9进制    C、6进制     D、8进制      

: S, y2 ^  K+ E( i24、2-2所示电路，D3D2D1D0=1000，A加高电平，C与B相连所构成的加法计数器是
& m3 W" a) G0 x* C" ^' C& U! QA、10进制    B、3进制    C、6进制     D、12进制
25、2-2所示电路，D3D2D1D0=1000， B加高电平，C与A相连所构成的加法计数器是
A、10进制    B、3进制    C、6进制     D、12进制   
* ~! m( a  i  b
3 S( ]% M/ h+ p: J, D% ?26、图2-3所示电路为
A 异步时序电路  B 同步时序电路 C 同步组合电路   D 异步组合电路      
. H8 t: C2 ~5 C" b& R$ Q) S
' g& G/ V- b' w* `# K; \; P27、图2-3所示电路，FF0和FF1都为
A、下降沿触发   B、上升沿触发   C、高电平触发    D、低电平触发  
; c  t; V( X5 ~% F
  z8 P: e  s! w& O3 C' L28、图2-3所示电路，Q0n+1=


29、图2-3所示电路，Q1n+1=
A、Q0nQ1n    B、Q0n+Q1n   C、Q0n⊕Q1n    D、Q0n⊙Q1n   

30、图2-3所示电路，F=

A、Q0nQ1n    B、Q0n+Q1n   C、Q0n⊕Q1n    D、Q0n⊙Q1n   
% p9 O+ Q; f( A8 T7 O' ~+ A- S
, X; h- F+ i, K( ~5 b' ~6 k& Q31、图2-3所示电路，其状态转换图为
6 R5 Z% u: ~, K$ |, P6 o
: s4 V5 l" \2 [% N32、图2-3所示电路的逻辑功能为
& ?  x& v! w" [8 _) E6 Z  Q& H  YA、4进制减法计数器       B、4进制加法计数器
C、6进制加法计数器       D、8进制减法计数器      
; K& N4 A* a0 t* T' u: B

2 H0 s4 o# i) M2 o33、图2-4所示可变进制加法计数器电路 ，当MN=00时该加法计数器为
, H* h+ c+ |( z( FA  11进制加法计数器     B  10进制加法计数器   
- ]5 P/ y8 k) y* YC  12进制加法计数器     D  13进制加法计数器  
# P" J; q$ d8 n% ^$ V1 \
" H0 w5 k, x% C2 L1 ?34、图2-4所示可变进制加法计数器电路 ，当MN=01时该加法计数器为
A、13进制加法计数器      B、12进制加法计数器  
C、14进制加法计数器      D、11进制加法计数器
% Q7 C9 D% r1 y5 B: g* `6 Z( ?: M
35、图2-4所示可变进制加法计数器电路 ，当MN=11时该加法计数器为
A、14进制加法计数器   B、12进制加法计数器  
C、11进制加法计数器   D、13进制加法计数器   

% X7 a9 w  k* s. h: K$ K$ O二、试用卡诺图化简下列逻辑函数（10分）
- r3 X! n1 F4 t

, g/ Q! p: V0 {5 |3 C
- P$ [; r1 {  ^, D
5 o8 }7 D- s, B/ O: P

4 W. h; n, A5 n1 e2 m9 f0 |( o  G

4 y- }. W. r( T. X2 H




5 x! ^5 H! }  D0 t* A6 t



  s0 U/ p+ D2 R7 t0 I6 y6 h三、（10分）试用图3所示输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为三位二进制数。二者之间关系如下：
# z2 G/ v3 [, |$ h$ U+ ^2≤X≤6时   F=X+1   X<2时    F=1     X>6时    F=0

3 ?2 n3 M9 g# W6 K
9 ]% j6 b0 p# l
2 p/ o- q) j7 ]' m
) U3 T0 X7 {, }* z8 P
1 s! }; r/ U% J; o! ?# v* y" Q
9 h" \- I! B# z
, |/ c8 ^' q5 f+ Z( w7 r



四、（10分）试用图4所示74161电路和必要的门构成一个12进制计数器。





! s( h( y+ R  z  u. m. c$ D

' I, A6 _$ P" }3 |5 V- V% N

$ @/ R- y, x2 q" t% N) k$ q" S3 \
/ x. ]/ E# U" w. Y0 E