[东北大学]21年4月考试《数字电子技术基础X》考核作业

奥鹏在线作业

东 北 大 学 继 续 教 育 学 院
   数字电子技术基础 X   试 卷（作业考核 线上2）  B  卷（共  6  页）
总分        题号        一        二        三        四        五        六        七        八        九        十
        得分                                                                               
4 ^! L: x0 [: a# c5 p5 \
+ I' ^% r; z/ F6 u/ G" X一、更多资料下载：谋学网（www.mouxue.com）。在备选资料中选出一个正确资料，并将所选答题填入下表。（70分）

题号        1-5        6-10        11-15
资料                       
0 Y  u7 d5 y% ~# `$ Q/ ^( q% b题号        16-20        21-25        26-30
5 n0 C' S" ], D  [3 T$ v资料                       
题号        31-35               
资料                       
% A8 Q' [; P6 n9 y8 J5 E4 r8 c01、表示一位十六进制数需要二进制数的位数为：
A. １位         B. ２位       C. ４位        D. 16位
02．十进制数25用8421BCD码表示为：
A.10 101         B.0010 0101      C.100101     D.10101
03．与十进制数（53.5）10等值的数或代码为：
9 Q) L: I5 q' s# ]$ y2 hA.(0101 0011.0101)8421BCD  B.(35.8)16  C.(110101.1)2   D.(65.4)8
04. 当逻辑函数有n个变量时，变量取值组合共有：
   A. n        B. 2n        C. n2      D. 2n
) S8 A9 e4 y0 Y05．欲使D触发器按Qn+1= n工作，应使输入D=
A.0   B.1    C.Q    D.
9 e$ a2 p3 J; b06．多谐振荡器可产生：
  f, p; O* A+ k7 G/ m3 `) ?, JA.正弦波    B.矩形脉冲     C.三角波   D.锯齿波
' \: |  w% h! W3 c3 Q07.一个16选一的数据选择器，其地址输入（选择控制输入）端个数为：
' l" k4 S( H0 TA.1       B.2     C.4       D.16
08．下列逻辑电路中为时序逻辑电路的是
$ O$ o. |9 @- s/ v6 YA.变量译码器  B.加法器C.数码寄存器D.数据选择器
               
( a  k+ j/ Q0 Q) N2 g  w09、图1-1所示电路，输出F为：
6 x* j! d* L( D7 b" J" C. GA、AB   B、A+B   C、A⊙B   D、A÷B
% ~9 r! B, u/ s4 e" g

4 S$ B3 ?3 ~0 k% D10、图1-2所示电路，输出F为：
* U4 F9 z$ v# p2 aA、A⊙B   B、AB   C、A+B  D、A÷B

2 l  n( z) A. m1 J11、图1-3电路为NMOS：
6 n5 B1 {" n1 O& w/ @, f5 f  ]A、与非门     B、异或门   C、与或非门     D、或非门
4 G: H* Y% G* H
6 g8 z+ y3 j) r) }; I12、图1-4所示电路，当EN=1时：
0 e! Z% d; ~2 a! P  `A、        M为输入N为输出         B、 N为输入M为输出
C、         N为输入EN为输出       D 、 M为输入EN为输出               
/ L/ V) \# k4 ^. d
+ B" q$ v2 i4 a. }6 v* Y. B+ P
2 v7 n" O; u4 u$ ]13、图1-5所示TTL电路，A=0则Y1=
1 [9 b: t- h* C! o5 o! k2 sA．A+VCC    B．A    C．1    D．0
7 n' B6 T! O( G4 A3 J& S; n8 o
, G; ^7 K4 D5 g+ x' [2 N14、图1-6所示TTL电路，Y2=
A．A+VCC    B．1    C．0    D．A

2 X1 u$ L' L5 b* x15、图1-7所示TTL电路，当1、2端都加低电平（逻辑0）时Qn+1=
A．Qn+1    B．0    C．Qn    D．1

8 T8 Y. {% B% X! v16、若将图1-7所示电路构成D触发器，应将
' S$ W& k+ i; Q+ u3 NA．1、3端相连、2、4端相连并将2端作为D输入端
B．1、5端相连、2、4端相连并将5端作为D输入端
C．1、3端相连、2、6端相连并将6端作为D输入端
0 j) S3 F: ^# qD．2、4端相连、1、3端相连并将1端作为D输入端
1 m) A$ e- A( U& F' e- Z3 M# D
17、图1-8所示电路，该电路产生波形的周期为
A、0.7(R1+R2)C    B、1.1(R1+2R2)C
6 s0 k$ x" Z$ \, U9 O/ E- mC、0.7(R1+2R2)C   D、0.8(R1+R2)C
" X& Q; [( I0 B: u2 P
2 y3 ~% w! y! D, s3 \* o$ F
18、单稳态触发器用途之一是
A、自动产生方波    B、用做比较器    C、定时    D、自动产生三角波
9 H& {1 v3 z9 E5 K; c
19、用RAM2114（1024×4位）构成4096×8位RAM，需
A、4片；   B、8片；    C、24片；   D、12片
# @" [; o$ f4 _2 m' e2 g( B
20、用户对ROM编程后觉得不满意，还要改写，应选用：
A、固定ROM   B、E2PROM   C、PPROM    D、PRAM
6 |3 z; n* ~% ]9 Y
# Z& @+ U* S) E) T: V- G21、图2-2所示电路，D3D2D1D0=0000，B加高电平，
" `$ |4 r6 K# C, F+ PC与A相连所构成的加法计数器是
2 F8 C& e5 j+ f3 `' [A、10进制   B、5进制   C、11进制   D、6进制

22、2-2所示电路，D3D2D1D0=0010，A加高电平，C与B相连所构成的加法计数器是
A、10进制    B、8进制    C、6进制     D、9进制     
; ~( P& h; F0 T0 V5 \7 y: P1 f9 o
% f: M  o% x0 i' a9 ]' l1 I23、2-2所示电路，D3D2D1D0=0010，B加高电平，C与A相连所构成的加法计数器是
A、10进制    B、9进制    C、6进制     D、8进制      
0 N4 Q( v6 T- ~$ c! x1 h- f
: K+ S5 c0 a: r3 Q24、2-2所示电路，D3D2D1D0=1000，A加高电平，C与B相连所构成的加法计数器是
A、10进制    B、3进制    C、6进制     D、12进制
8 d; s  P  w& W- H: m: H; K25、2-2所示电路，D3D2D1D0=1000， B加高电平，C与A相连所构成的加法计数器是
! R6 F3 {* ^. c) g# K6 N7 l; vA、10进制    B、3进制    C、6进制     D、12进制   
5 V3 }+ u, Q- G5 V$ h
+ u4 F+ N6 X+ d, L- b0 F26、图2-3所示电路为
5 U6 g0 n( N) M! e+ w% TA 异步时序电路  B 同步时序电路 C 同步组合电路   D 异步组合电路      
  I% s, @9 @% j) `
  P  P* T8 |4 \0 x4 O* O2 U) e27、图2-3所示电路，FF0和FF1都为
A、下降沿触发   B、上升沿触发   C、高电平触发    D、低电平触发  

28、图2-3所示电路，Q0n+1=
3 a) `- w& M# ^. W# _

- I4 n, [) f8 h$ R' X3 ]29、图2-3所示电路，Q1n+1=
! i) |4 P  B7 [A、Q0nQ1n    B、Q0n+Q1n   C、Q0n⊕Q1n    D、Q0n⊙Q1n   

# ^; f: Q3 u8 T3 y5 m" D30、图2-3所示电路，F=
0 S/ Y& @7 ~! ]* L# f  q
A、Q0nQ1n    B、Q0n+Q1n   C、Q0n⊕Q1n    D、Q0n⊙Q1n   

31、图2-3所示电路，其状态转换图为
: t$ s" L; a5 i* E
' d6 N6 `0 r, @; S! x* u, Q: H" z32、图2-3所示电路的逻辑功能为
A、4进制减法计数器       B、4进制加法计数器
4 M) ?9 H, W/ Z% D/ SC、6进制加法计数器       D、8进制减法计数器      


. @# e, j; W5 s33、图2-4所示可变进制加法计数器电路 ，当MN=00时该加法计数器为
- \: T0 n, T5 A! BA  11进制加法计数器     B  10进制加法计数器   
1 t  h. ^& O# b9 O& t1 dC  12进制加法计数器     D  13进制加法计数器  
2 v" ]9 w% i$ P
34、图2-4所示可变进制加法计数器电路 ，当MN=01时该加法计数器为
A、13进制加法计数器      B、12进制加法计数器  
: z# M5 y4 D$ e$ ^0 ]4 G2 ~* SC、14进制加法计数器      D、11进制加法计数器
' V& D2 n9 m0 c
; F$ }! I0 m! l, e35、图2-4所示可变进制加法计数器电路 ，当MN=11时该加法计数器为
A、14进制加法计数器   B、12进制加法计数器  
C、11进制加法计数器   D、13进制加法计数器   

# L8 R" ^: ?1 @( W+ t+ `* T二、试用卡诺图化简下列逻辑函数（10分）

8 ~9 H  s3 o9 a  v! c
5 Z7 l+ j! `, @9 P: f( B/ [
% T* Z4 s* d. r( a/ a
" h# R, A$ V$ s
5 x# h+ C% j1 @$ n- R
  P, R4 ]6 Z' [3 u
% @0 `+ [# v' v5 R; j

$ G8 B/ U  ?7 ^5 ~9 L' R
" }2 a/ ~0 m9 ^% w, y* B( L
, p# x; m5 k3 {$ A* K/ H
+ V1 ^: p& {  C3 j
  Y+ M% b0 M7 T# P' x

3 m* q8 ]; v) M4 h% D" P

三、（10分）试用图3所示输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为三位二进制数。二者之间关系如下：
6 i5 T, G9 P/ m+ y2 M) B8 a! y2≤X≤6时   F=X+1   X<2时    F=1     X>6时    F=0
8 L! _, E8 q( g. [
, f$ U0 @( `; z4 [' E9 [+ l8 P& ~
: i- V9 L6 e9 p+ j- J' r+ A



  L' \! P$ l7 B4 h8 O6 z* Z! K! u

+ }/ m# B: j0 X: M& m
5 K' i: K1 _" a1 Q- r/ a+ g' Z

  l3 l7 E+ {  N+ K; `四、（10分）试用图4所示74161电路和必要的门构成一个12进制计数器。
* H! F/ `5 \5 S4 L1 r( d


4 W6 j+ Q$ k3 \; h/ F

  h0 X. L+ @: B" j. Z8 T

- D+ I) H+ |! x) ?- @4 Z
: ~1 c5 T5 m/ V$ L3 }
$ `& Y* E5 m/ B% S
7 y8 x- ?7 d& I! k( j

7 t. }; a* X0 j3 d