|
《EDA技术》期末考试A卷
5 G3 ^/ h/ J- d: B) k' ~0 b/ h3 t姓名: 专业:
( l6 j% X0 m$ N( E$ H学号: 学习中心:
0 }# |+ P/ W6 j8 |+ T3 _9 I. f) d) Q7 b8 J
成绩:
- j h8 ? e+ P
$ J; Y. Q8 J% G) T6 V, }! v第一题:填空题(每题3分,共30分)
( p% K& y8 m/ _! S& o, Q1. EDA技术的发展分为 、 和___________三个阶段。
: V$ O. {4 |- Z) m) A! R2. EDA的设计输入主要包括 、 、 。% @2 T) G6 Z, M* b" c# X3 y. k$ W
3. 当前最流行的并成为IEEE标准的硬件描述语言包括: _____和 。
/ Z4 T" n+ }' t4. 有三种端口类型,分别是 、___ _和 。; k# ]7 N' K3 B! \. }
5. 输入和双向端口不能声明为 型。; ]& v- `% Z* y+ `# h
6. 在常量表达示中,二进制是用 字母表示,八进制是用 字母表示,十六进制是用 字母表示。- U& e' L9 n& }# ~2 S
7. 宽度为1位的变量称为 ,如果在变量声明中没有指定位宽,则默认为 。线宽大于1位的变量(包括net型和variable型)称为 。
/ w% Q1 ^6 y" v* _* l$ o8. 表达式:8`h55&&8`haa 的值为 ,表达式:8`h55 & 8`haa的值为多少 。
V5 \ X( C7 t* Q+ E t9.语句 out=sel?inl:in0; 表示的意义是: 。
/ E' \0 L9 q2 y0 \10.语句{3{a,b}} 表示的意义是: 。) g/ z1 m7 M* s$ t6 J/ c
第二题:更多答案下载:谋学网(www.mouxue.com)(每题5分,共20分)# v5 g5 b( ~: X( \
1. 什么是IP复用技术?IP核对EDA技术的应用和发展有什么意义?2 I% \% R' }; L# `6 k. \6 C6 O
2. 基于FPGA/CPLD的数字系统没计流程包括哪些步骤?
6 S, v% E! P: ]# {3. 说明GAL的OLMC有什么特点,它怎样实现可编程组合电路和时序电路?" f5 ?* i: x+ y B m& `
4. 阻塞赋值和非阻塞赋值有什么本质的区别?) B+ B: O' c5 d1 x# v9 a6 r3 P0 }2 p
第三题:程序分析题(每题15分,共30分)1 P k7 c4 v) m/ l9 C3 w$ F
1. 分析程序并画出逻辑电路图及逻辑表达式:
5 S& K- E1 G2 Z7 o! d" P0 A0 U( ]module AOI(A,B,C,D,F); . T; `: D$ o; Z8 X6 |
input A,B,C,D; 2 `5 M) {. E7 y
output F;
4 @, W7 Y: F* y0 Cwire A,B,C,D,F; + H& D: p3 F ?8 v5 e# k+ C" E I
assign F=~((A&B) | (~(C&D)));# w1 _5 e% e4 N+ z" y
endmodule# C; l9 v1 D8 z! B! f" A3 }
2. 详细分析下面程序功能:
: E7 H2 V- i$ C6 G; S9 cmodule count(out,data, load, reset,clk) ;
" R6 h% J( W9 i4 U/ e+ q$ s0 Sinput load,clk,reset; 2 }( H1 p5 j$ c1 i& e5 Q
input[7:0] data;
3 q) _# V b. _8 B3 _output[7:0] out; ! ?$ I& I7 i7 z; ]+ K) O: s9 j
reg[7:0] out;: N3 z( g; h1 b3 e( N6 @
always @ (posedge clk) % ] A& f2 l- o) T" G } s
begin7 h4 S1 y2 k6 N' u0 b1 f$ E
if ( !reset) out<=8'h00 ;
5 j6 k( j( Q( w; B9 ~6 {, velse if (load) out<=data;
" x: U6 F/ c6 b! w# N! ~: O( [. delse out<=out+1 ;
1 |" l6 R" y/ w) L$ Send
! a7 @8 S n% l6 v0 |: U: ?/ o& tendmodule9 b4 ]# E' Y* y4 _. E$ @# O4 I/ s+ {
第四题:设计题(每题20分,共20分,请在主观题区答题)
# @3 b( s* W5 Y; }+ Y用Verilog HDL设计一个74138的译码器电路。
+ e- f0 C* T9 j |
|