|
一、单选题(共 10 道试题,共 30 分。)V 1. 时序逻辑电路必不可少的部分是()
* Q! r8 I2 z5 K) JA. 存储电路
: }3 p$ M4 L( gB. 组合电路#内部电路0 ~( l8 N& O% F6 }5 R
C. 输入端/ f$ ^! J# o+ z3 _9 J: }
满分:3 分
1 o( `( _& J/ b- V; k2. 用若干RAM实现位扩展时,其方法是将()相应地并联在一起0 ~ E N8 B5 V3 E
A. 地址线0 \: X! ]( C# y4 u1 U4 B
B. 数据线
4 z5 f% ~, l/ D7 M( A. JC. 片选信号线. U/ i! r- p, B+ F& B( z- c7 w
D. 读/写线* X$ B, B, _5 M
满分:3 分
% b& t: ?( T+ c3. FPGA的中文全称是()
9 i2 A( x( o( l% Y/ L* [1 G. i0 lA. 通用阵列逻辑7 @3 V0 N% s0 t$ r+ S# C2 [
B. 现场可编程门阵列/ k; ]) I& C2 A5 M6 w1 J1 D
C. 可编程逻辑阵列
K7 S5 w5 ]* @7 l% PD. 可编程阵列逻辑8 o* v; w& `0 b2 P3 `, C5 [
满分:3 分
# k1 ^/ d% x& g6 f; @* j5 m4. 单稳态触发器具有()功能, j1 b1 P: F k
A. 计数; x( }2 t) K$ B
B. 定时、延时& O+ u" N1 }4 |1 p: n" l
C. 定时、延时、整形
* `: l) f w! }D. 计数、延时、整形
n& M T. O' v 满分:3 分0 I- ^- O( _# z4 a3 J
5. 以下四种转换器,()是A/D转换器且转换速度最高
4 M8 i7 M% N5 V/ i. DA. 并联比较型
# ^7 Z- v0 D7 {( g' K qB. 逐次逼近型9 A4 ?3 I8 c& ]) h, j
C. 双积分型
# v' z) E8 W% Q s; q' }% nD. 施密特触发器( L! s$ e& D3 o, r
满分:3 分+ A; |3 H" t/ Y8 e& c( o
6. 描述小规模时序逻辑电路的有效的方法是()
; [! f M5 Y: `! G1 T5 A2 ZA. 方程法4 r- H' O. P* \9 }) s
B. 状态表/状态转换表
1 K; U. r k8 n- ~5 _( h( m5 YC. 状态图/状态转换图) G2 x; `* d. R1 e# a4 O: |
D. 时序图方法
8 B: B, D( u1 p( h; P" j0 }' B; S 满分:3 分3 `& B3 G3 I( `7 P. @7 Z$ `
7. GAL的中文全称是()
$ w* _) }! L6 _$ L3 K, h% }% S0 cA. 通用阵列逻辑
5 a/ f+ ^! T- X" o2 _1 IB. 现场可编程门阵列
: u+ J3 R8 L7 F- l1 P, j7 R+ fC. 可编程逻辑阵列
. ~( M1 \: u& g bD. 可编程阵列逻辑6 s5 H" r; o8 b( n) e
满分:3 分$ }( ] S! a- n5 f
8. 下列逻辑电路中为时序逻辑电路的是()# A: c2 W, i* ~+ s: T F6 b4 {
A. 变量译码器
: D+ q- d: V- z7 o$ eB. 加法器
3 o: t7 r+ b) z% ]3 u' G1 N0 m/ eC. 数码寄存器. W' d! P! ~$ H3 T' o
D. 数据选择器
6 J3 W3 p5 z3 u; H G" h2 s 满分:3 分
# b6 ^, {1 g3 p: H& _# Q8 a9. ispEXPERT设计输入不可采用()# v% {7 v9 N" r
A. 原理图
5 s: k9 P- K& \! s# oB. 硬件描述语言
! b* b: Y `9 X1 F! C# ], u$ ^' o. lC. 功能模拟9 F7 n- x' j# l) N. D
D. 混合输入' Y# }1 k! ?2 r8 `! b
满分:3 分- M: l% R1 I5 r8 H A K! u
10. 将幅值上,时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为(), E0 H8 W A5 h; B: X e7 F* g
A. 采样2 S, j* G3 _+ C$ z1 o
B. 量化
1 {- n- ~- v7 n: ~: p$ NC. 保持
+ |* @: r, ]0 ^' y; X2 RD. 编码" E! l @5 P5 f) H# n2 b8 ^
满分:3 分 $ u3 j+ l5 j) ]6 I, b' g
& T! l. T/ H$ I# j* h; R1 ]( q
二、多选题(共 10 道试题,共 30 分。)V 1. ROM的一般结构由哪几部分组成()8 P1 f/ }; n/ }* y
A. 地址译码器
3 c# Q/ o) t9 N4 h8 fB. 指令译码器) D. o: T: L9 s0 l$ h5 _3 I5 Z
C. 存储矩阵4 f) k# t* R! j" Y% b
D. 读出电路0 y+ }# u5 m! m1 m% d
满分:3 分% A9 `& d' h, v/ L9 r) h
2. 下列属于与阵列可编程,或阵列固定的GAL有()4 p) M( |* i+ W+ X% [
A. GAL16V7
# \2 e/ t1 t- s( l8 SB. GAL20V7# T& w0 w3 w, Z
C. ispGAL16Z72 r. c7 |% Y& ~2 Z. s2 F8 j) E
D. GAL39V17+ c- D$ @) Q( w5 J+ ]* ]$ k) q( A1 ~
满分:3 分 r g. u. R- C+ ~; J' v$ V
3. FLEX/ACEX的结构主要包括()+ f# E" r; J7 H8 n' n1 H6 H( L
A. LAB& @7 Z4 ^# r6 Y) E
B. I/O块
# X8 M: c1 A9 sC. RAM块/ [0 G9 q: @/ ], l q3 r+ S3 }0 z4 X7 M
D. 可编程行/列连线
: z, t; \: M$ n0 B1 P 满分:3 分
3 v- P( }# g8 r5 }! o, q4 W/ v6 Z4. PAL的基本结构主要由哪两部分构成()
" W& g) j2 D) n" I2 k: UA. “与”阵列5 X& T7 ^2 G" M3 w: v- h5 v8 w
B. “或”阵列
6 G) F) ]3 q2 n8 G0 aC. "非"阵列
! u) u: x* s. |" @* h$ N, [; W5 N# bD. 输出电路
/ |1 z5 L( b3 d6 A0 F 满分:3 分3 e, k. `5 F. a+ X, v; p
5. 单稳态电路有下列特点()
8 _7 c | I7 \) o5 cA. 只有一个稳定状态,另一个是暂稳态
" o9 o# o3 l0 A! l' R2 s FB. 有二个稳定状态
. [) q& D5 w; ?C. 在触发信号作用下,可从稳态进入暂稳态
+ l+ P2 l; g3 U+ V; Z6 _/ T3 B9 v+ yD. 在触发信号作用下,可从暂稳态进入稳态9 _3 {% d( x. U# T+ q
满分:3 分8 {! t' g; r9 c4 T3 y1 c
6. VHDL的基本构件有()4 s9 X% h; I, T
A. 实体(Entity)
D1 U# ^8 _) h. QB. 结构体(Architecture)4 @0 c" ~& y2 s$ p' D" i1 W4 X7 h$ x
C. 配置(Configuration)% R e }2 Y/ K$ z
D. 程序包(Package)
* [8 P+ e/ I' C6 Q1 i5 jE. 库(Library) l* @* q+ G, Q' t
满分:3 分4 |8 C. n8 B# l$ J, v) w- U
7. ROM具有哪些优点()
6 d& [4 z0 _; P% }A. 成本低
7 F T. q: _" PB. 速度快! j5 N4 V' j @7 C6 X5 B
C. 灵活性强8 o1 U& ^; J7 p7 q; C* e3 E
D. 可读可写
3 H1 M, w: l0 z; b 满分:3 分7 a* ]% D0 C+ l) n) A3 x8 p" ~) @# w
8. 施密特触发器的特点是()
1 V- l g2 [! J& aA. 有两个稳定状态
' a5 O/ }. t: a" N# J& H- {5 k0 [B. 有一个稳定状态# S0 j7 X% J) T: j6 s
C. 电路状态的翻转是用电位触发
8 u8 ]& `" I1 B; c, J7 Q, xD. 电路状态的翻转是用信号触发
, W9 v/ H- L1 L 满分:3 分
0 Z& _ D4 w% G* U5 o2 K9. 下列哪些属于直接型ADC()& N0 F& G5 u1 ^2 d) K. S4 W8 |+ u
A. 逐次逼近型ADC6 L0 j! x% a( Q& K" x8 c7 w% x
B. 单积分型ADC
/ S/ i8 _( _6 C4 HC. 双积分型ADC0 I# m. ?0 j* q9 U) ]/ A: P
D. 并联方式ADC
3 X# r ^6 Z! E E4 s! n. E8 c 满分:3 分
/ ~' c& @/ t2 v: Z# g, E10. 555定时器电路可以应用于哪些方面()- A& v0 R, k6 h2 v) c& ^
A. 自动控制
2 R% |! ~! o- Q' H0 z3 O$ Q5 Q8 bB. 定时% }* r+ U' Y1 h. A' c; x0 ^
C. 仿声; I9 Y5 B* X8 V; y5 E
D. 防盗报警
l+ ~! ~9 |% W, y0 o" S ]2 V 满分:3 分 / O; E3 J* M5 G2 [$ X$ z
8 ^/ E9 m2 Q& O& E8 x3 Q& [! n8 D0 o$ h
三、判断题(共 20 道试题,共 40 分。)V 1. 用2片容量为16K×8的RAM构成容量为32K×8的RAM是位扩展
) ^0 Q- E J# s8 U MA. 错误7 o; ?6 X" S6 t ~; |0 A# v& U
B. 正确7 S% n! c5 d. w ?6 U4 S
满分:2 分1 z8 c! M- E4 b k
2. 今天PLD器件,能够完成任何数字器件的功能0 x) z/ q3 t/ ?( G" p& e8 Q e# k
A. 错误0 V3 F9 f2 H" l- C8 [- d, m" l
B. 正确
5 E G# h$ A- c' O( @. u 满分:2 分
. T: y7 n) ]) I% L. o3. 同步二进制计数器的电路比异步二进制计数器复杂,所以实际应用中较少使用同步二进制计数器& Y" n0 Y c. U$ w
A. 错误
7 f! l" ^+ T; o* K0 BB. 正确7 z. y4 d U. u8 q' ?+ Z& ]; J
满分:2 分. ^6 f5 W. {4 E4 c
4. 与只读存储器ROM相比,RAM最大优点就是读或写非常方便
% N* t {. P. S5 F$ H; ~* DA. 错误8 e( H, E/ Q# Z' A3 Y0 L2 D" U
B. 正确* I* S$ V" X$ j2 T4 E0 [* m! \
满分:2 分: }9 A, n* y, b: i! K
5. 在数字电路中,只存在时序逻辑电路: r$ G) R: u* y5 ?
A. 错误
* W- Q- X L1 R8 }B. 正确
$ E; E1 E% f0 y9 [; D9 C$ | 满分:2 分
1 _3 [1 |+ {$ R6. 单稳态电路在触发信号作用下,可从暂稳态进入稳态9 e1 ^4 q3 ]) e6 {& @$ W; ~. }, @7 `
A. 错误9 g- m2 ]: C& T4 o
B. 正确
* G5 F$ h( N* j6 m* f! X 满分:2 分
9 c' e$ j: b W7 s% j, O2 S5 M7. 同步触发器存在空翻现象,而边沿触发器和主从触发器克服了空翻
1 {5 G [; f }1 B4 m9 ]# K7 OA. 错误6 M8 s# L. B8 X' r8 M2 @: p
B. 正确: d% ^3 T6 u( L* T' G" S2 @
满分:2 分
8 i0 J; M- G# [+ ~4 b8. 偏移误差是指输入信号为零时,输出信号的偏移值+ {. f+ a% y& g: [
A. 错误/ v! J9 H+ B- F2 \. J+ {# l. `
B. 正确( h5 F; ^' E% ~2 y2 C h* D' I
满分:2 分
, @4 ~# A0 N4 s( {: V0 v9. FPGA有多种配置模式,并行主模式为一片FPGA加一片EPROM的方式* O- \* U1 e& c
A. 错误 B7 A" Y" l0 n& K4 I- [/ f. k4 _
B. 正确
( B1 p; W( b# X; C 满分:2 分& c6 Z! W b0 R' Z3 K9 ~0 H- E
10. ADC0801~0805芯片具有三态输出锁存器,可以直接驱动数据总线,因此可与微处理器进行接口并且非常简单( t" _3 p" \/ C. n' s
A. 错误, S& j' G- A2 I7 a5 z* U
B. 正确
% P/ ~) a! P) _1 \ 满分:2 分
7 ~# t/ p# |) X! l11. 通常用非线性误差的大小表示DAC的线性度。一般把理想的输入、输出特性的偏差与满刻度(FSR)输出之比的百000定义为非线性误差
2 A! ^- X# i4 ^+ j8 [3 [7 HA. 错误
" p. q: e0 R7 l8 Q! X9 X& e- CB. 正确& B0 i8 Y ^$ T& P8 ]6 e
满分:2 分
5 X' q! O3 `# R2 g$ H' d# F12. 转换速度是指DAC通常由电阻网络传送信号的时间与运算放大器接收信号到输出达到稳态的时间所决定
2 O% @* d, f3 H2 _A. 错误
" z$ s. C2 n/ ?: j( qB. 正确/ S' {- j* c) V
满分:2 分2 x j- S# N) \: Z* }! ~# V
13. 利用反馈归零法获得N进制计数器时,若为异步置零方式,则状态SN只是短暂的过渡状态,不能稳定而是立刻变为0状态
$ H6 W; ~7 v# w4 f YA. 错误7 A: B. {$ C0 ?, k& u ]
B. 正确0 F$ Q: D4 Z, j
满分:2 分
7 C5 B$ b4 f9 _9 A14. 在组合逻辑电路中,任一时刻的输出信号不仅和当时的输入信号有关,而且还与原来的状有关1 u! M; R2 d, b
A. 错误( L0 ]$ j$ l# _9 w
B. 正确
) r7 M: n A2 F' @9 {9 K 满分:2 分, X- \) k' s% w6 i8 t
15. 施密特触发器可将任意波形变换成矩形脉冲
0 v" B9 l) S! u9 Z, Y/ ^7 VA. 错误2 x/ |' C( Q" K
B. 正确. j# a8 _- P: r
满分:2 分9 `# M+ p$ y7 T Y5 W, [
16. ROM的每个与项(地址译码器的输出)都一定是最小项
4 g) f0 y7 z3 E+ T% X DA. 错误3 }& U( B( G! x! ?
B. 正确
- I! n0 X Y3 \# b+ @7 O, {3 V 满分:2 分
' R9 p$ B% l9 ]+ S9 ]5 `' X( n17. 在时序逻辑电路中,任一时刻的输出信号不仅和当时的输入信号有关,而且还与原来的状有关
- @" i+ L6 h6 Y5 C& E0 uA. 错误- f9 g9 i- u. x% Y8 f
B. 正确: O! j" J& b- o, z/ s" P
满分:2 分
+ B( ?' L+ V" R$ N18. 无论是PLA、PAL、GAL等,电路的主体都是由输入缓冲电路、与阵列、或阵列和输出缓冲电路构成: S- p. a$ r, M/ N9 Y5 z
A. 错误5 P- E, v3 k+ K
B. 正确- v5 w' u: s* v. \! A7 X8 j
满分:2 分1 T+ ]+ j' A: O7 E8 V% I. Q
19. PLD器件的逻辑功能描述一般分为原理图描述和硬件描述语言描述
' a! s( }0 x# SA. 错误+ i6 }+ x, s$ q5 \
B. 正确' @ w7 W) b' P1 n4 D4 K. J
满分:2 分
2 @( F8 b& c( r; T" r7 U: Q20. 主从JK触发器,边沿JK触发器和同步JK触发器的逻辑功能完全相同
% m: a. X3 r/ d: iA. 错误1 d" q3 J0 ^7 }* S; ?
B. 正确! J# y( D+ C9 U' k6 b' { ?: k
满分:2 分 |
|