|
|
第 1 页 （共 5 页）
学习中心/函授站_
姓 名 学 号
西安电子科技大学网络与继续教育学院
2020 学年上学期
《数字逻辑电路》期末考试试题
（综合大作业）
题号 一 二 三 四 总分
题分 30 10 30 30
得分
考试说明：
1、大作业试题于2020 年4 月23 日公布，2020 年4 月24 日至2020 年5 月10 日在
线上传大作业答卷（一张图片对应一张A4 纸答题纸），要求拍照清晰、上传完整；
2、考试必须独立完成，如发现抄袭、雷同均按零分计；
3、资料须用《西安电子科技大学网络与继续教育学院标准答题纸》手写完成，要
求字迹工整、卷面干净。
一、 单项选择题（每题 2 分，共 30 分）
1、与76H 相等的数是 [ ]。
A （76）O B （116）D
C （76）D D (1110110)B
2、（100011.1）B 的 8421BCD 是 [ ]。
A 00110101.0101 B 00111000.1000
C 00111000.0101 D 100011.1000
3、或非门的输出完成F  A , 则多余输入端 [ ]。
A 全部接高电平 B 全部接低电平
C 只需一个接地即可 D 只需一个接高电平即可
4、逻辑函FABC  A B  AC 的最小项标准式为 [ ]。
A F(ABC)= (0,1,4,6) B F(ABC)= (2,3,5,7)
第 2 页 （共 5 页）
C F(ABC)= (2,6,7) D F(ABC)= (0,1,4,6)
5、与 AB＋AC＋B  C 相等的表达式为 [ ]。
A AC B AB C AB＋AC D A+ B  C
6、函数 F=(A B ＋C)(B＋ ACD )的对偶式函数表达式是 [ ]。
A G=( A ＋B)·C ＋B · A  C  D
B G=A＋B C＋B· A  C  D
C G=(A＋B )·C＋B· A  C  D
D G=(A B )·C ＋(B+ A  C  D )
7、逻辑函数 A B C D 的逻辑相邻项是 [ ]。
A、 ABC  D B 、 A B C D C 、 A B  C  D D 、 ABC  D
8、已知输入 A、B 和输出 F 的波形如图所示，
其 F 与 AB 的逻辑关系为 [ ]。
A 同或 B 或非
C 异或 D 无法确定
9、下列逻辑部件属于时序电路的是 [ ]。
A 计数器 B 全加器 C 译码器 D 数字比较器
10、数据选择器的功能是 [ ]。
A 将一路输入送至多路输出
B 将输入二进制代码转换为特定信息输出
C 从多路输入选择一路输出
D 考虑低位进位的加法
11、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去 [ ]。
A 四个变量 B 三个变量 C 二个变量 D 一个变量
12、JK 触发器从 1  0,则激励端 J、K 的取值为 [ ]。
A JK=0X B JK=X0 C JK=X1 D JK=1X
13、移位寄存器的现态为 1101，经过右移一位后，其次态为 [ ]。
A 1110 或 0110; B 1011 或 1010 ;
C 0110 或 1110; D 1101 或 0011
14、用触发器组成 28 进制计数器，需触发器的级数是 [ ]。
A 3 级 B 5 级 C 14 级 D 28 级
15、N 级触发器组成扭环形计数器，其进位模为 [ ]。
A 、2N B 、 N 2 C、 N D 、 2N
A
B
F
第 3 页 （共 5 页）
二、 填空题（每题 2 分，共 10 分）
16．8421BCD 码与余 3BCD 码的关系是________________。
17．F=1  A =________________。
18． A+A 其结果为________________。
19． 时序电路的输出与当前输入有关，与电路过去状态________________。
20．80KHZ 输入信号，要求输出频率为60KHZ，其分频的分频系数为_______。
三、分析题（每题 10 分，共 30 分）
21．触发器电路及相关波形如图 3.1 所示。
① 写出该触发器的次态方程；
② 对应给定波形画出 Q 端波形。
（设初始状态 Q=0）
22．集成计数器 74LS90 和移位寄存器 74LS194 组成的电路如图 3.2（a）、（b）所示。①
分别作出(a)(b)图的状态迁移关系；②说明其功能
图3.4
QA QB QC QD
CP2
CP1S
91 S92 R01 R01
•
•
•
•
CP 74LS 90 & S1
SR
S1
S0 1
0
Q0 Q1 Q2 Q3
D0 D1 D2 D3
CP 74LS194
(a)
SL
0 1 0
“1” Cr
=1
(b)
图 3.2
C1
Q
=1
A
CP
1K
1J
Q
图2.2
CP
A
Q
图 3.1
第 4 页 （共 5 页）
23．由译码器 74LS138 和计数器 74LS161 组成电路如图 3.3 所示。
① 列出 74LS161 的状态迁移关系；
② 列出输出 F 的序列信号。
四、 设计题（每题 10 分，共 30 分）
24、8 选 1 数据选择器如图 7 所示，试用该器件实现逻辑函数
F(A,B,C)= m(1,3,5,7)
(1) 确定数据选择器的地址输入 A2A1A0=?
(2) 求出数据 输入 D0、D1、D2、D3、D4、 D5、D6、D7=?
(3) 画出逻辑电路图.
8选1MUX
Y
A0
A2
D0D1D2D3D4D5D6D7
A1 E
A
B
C
图7
25、74LS161 组成起始态 0110 的十进制计数器
(1) 列出状态转换关系
(2) 确定反馈预置函数
(3) 画出逻辑图
26. 利用 JK 触发器设计同步三进制加法计数器。
①作出状态迁移表；
74LS138
E1
E2
E3
“1”
1
0
2
3
4
5
6
7
A2 A1 A0
&
74LS161
QD QC QB QA
T
P
A LD
oc
Cr
B C D
1
CP
1
1
F
图图2.4
3.3
第 5 页 （共 5 页）
②确定每级触发器的激励函数
③画出逻辑图。
74LS90功能表
输入 输出
R01 R02 S91 S92 CP1 CP2
1 1
1 1
1 1
1 1
0
0
0
0
R01R02=0 S91S92=0
0
0
QD
QA
二进制计数
五进制计数
8421码十进制计数
5421码十进制计数
QD QC QB QA
0 0 0 0
0 0 0 0
1 0 0 1
1 0 0 1
CP
CP
CP
CP
74LS194功能表
输入 输出
Cr CP S1 S0 SL SR
1
0
0
0
0
Q3
0 0 0 0
保持
SR
SL
Q0 Q1 Q2
SR Q0 Q1 Q2
Q1 Q2 Q3 SL
D0 D1 D2 D3
d0 d1 d2 d3 d0 d1 d2 d3
0
1
1 0
1
1
1 1 1
1 保持
74LS161功能表
输入 输出
P T
1
0
0
0
QD
0 0 0 0
计数（模16）
QA QB QC
保持
A B C
0
1
1
1
LD D
1 1 1
1 1
CP
A B C D A B C D
保持（Oc=0)
Cr |
|
IP卡
狗仔卡
发表于 2020-5-7 17:52:18
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
显身卡
发表于 2020-5-7 17:55:59
客服一
