[东北大学]21年4月考试《数字电子技术基础X》考核作业

奥鹏在线作业

东 北 大 学 继 续 教 育 学 院
* @: ?1 Q- @% `/ A- P2 h) r   数字电子技术基础 X   试 卷（作业考核 线上2）  B  卷（共  6  页）
总分        题号        一        二        三        四        五        六        七        八        九        十
: R/ C( ?9 ?; o$ H  d        得分                                                                               
- q# L* q, a) ^' ]; D$ I' e
一、更多资料下载：谋学网（www.mouxue.com）。在备选资料中选出一个正确资料，并将所选答题填入下表。（70分）

题号        1-5        6-10        11-15
/ w  r. [- Q5 J2 x- B8 X5 S' u资料                       
5 R5 K5 q# x& r/ ]) @4 ?2 f1 q题号        16-20        21-25        26-30
; F* N* P# Y& A% r资料                       
题号        31-35               
4 B' f7 P0 j: w, B; D  T0 \" Q资料                       
01、表示一位十六进制数需要二进制数的位数为：
/ }5 Z( ^  w; @- e; [A. １位         B. ２位       C. ４位        D. 16位
02．十进制数25用8421BCD码表示为：
A.10 101         B.0010 0101      C.100101     D.10101
03．与十进制数（53.5）10等值的数或代码为：
A.(0101 0011.0101)8421BCD  B.(35.8)16  C.(110101.1)2   D.(65.4)8
. h* O6 R2 \: g7 d' l/ \& Z% G04. 当逻辑函数有n个变量时，变量取值组合共有：
- s# j- o( z/ e# j, X0 {   A. n        B. 2n        C. n2      D. 2n
05．欲使D触发器按Qn+1= n工作，应使输入D=
A.0   B.1    C.Q    D.
7 a2 d5 l1 R+ K" |0 O! M06．多谐振荡器可产生：
A.正弦波    B.矩形脉冲     C.三角波   D.锯齿波
07.一个16选一的数据选择器，其地址输入（选择控制输入）端个数为：
A.1       B.2     C.4       D.16
7 K5 n( l) i8 F08．下列逻辑电路中为时序逻辑电路的是
A.变量译码器  B.加法器C.数码寄存器D.数据选择器
# o  `8 \( Y$ x6 `' E, e# p) H               
09、图1-1所示电路，输出F为：
  x6 j0 @4 r; B0 E! WA、AB   B、A+B   C、A⊙B   D、A÷B


2 d: z2 p' e" |7 P" h10、图1-2所示电路，输出F为：
% |# V( m0 v: f' N( j4 iA、A⊙B   B、AB   C、A+B  D、A÷B

. M8 g2 i/ D. U. T& c! e3 w# w11、图1-3电路为NMOS：
A、与非门     B、异或门   C、与或非门     D、或非门

12、图1-4所示电路，当EN=1时：
A、        M为输入N为输出         B、 N为输入M为输出
C、         N为输入EN为输出       D 、 M为输入EN为输出               

5 _: i* E2 d% ^7 H# i/ u! s
13、图1-5所示TTL电路，A=0则Y1=
A．A+VCC    B．A    C．1    D．0

14、图1-6所示TTL电路，Y2=
6 H* y+ o1 Y& ?5 b' Y- m- cA．A+VCC    B．1    C．0    D．A
  N3 K7 S; K7 f; C9 ~+ @
15、图1-7所示TTL电路，当1、2端都加低电平（逻辑0）时Qn+1=
A．Qn+1    B．0    C．Qn    D．1

) }* P* ~& g- j& C: @16、若将图1-7所示电路构成D触发器，应将
# b2 K# ^! M) l( n0 |+ E% IA．1、3端相连、2、4端相连并将2端作为D输入端
B．1、5端相连、2、4端相连并将5端作为D输入端
C．1、3端相连、2、6端相连并将6端作为D输入端
" w* T% H3 F2 ?D．2、4端相连、1、3端相连并将1端作为D输入端

17、图1-8所示电路，该电路产生波形的周期为
A、0.7(R1+R2)C    B、1.1(R1+2R2)C
C、0.7(R1+2R2)C   D、0.8(R1+R2)C

( `# {& A0 {9 ~% b7 ^) s$ S& P
8 q; o% Y& @, @0 r/ r18、单稳态触发器用途之一是
! p  V+ q6 P- d6 o; a$ f6 @7 zA、自动产生方波    B、用做比较器    C、定时    D、自动产生三角波

19、用RAM2114（1024×4位）构成4096×8位RAM，需
A、4片；   B、8片；    C、24片；   D、12片
+ R+ K$ `" p2 S; G& L
20、用户对ROM编程后觉得不满意，还要改写，应选用：
7 `1 E# U" w8 j- ^3 r1 \6 FA、固定ROM   B、E2PROM   C、PPROM    D、PRAM
% L+ ^4 O& V" h2 @8 g
21、图2-2所示电路，D3D2D1D0=0000，B加高电平，
C与A相连所构成的加法计数器是
" ^& Y! l* G* ZA、10进制   B、5进制   C、11进制   D、6进制
- g. i$ M6 n+ K$ L' a" f" Q9 u
. R& M9 ~' @7 k6 j% R22、2-2所示电路，D3D2D1D0=0010，A加高电平，C与B相连所构成的加法计数器是
A、10进制    B、8进制    C、6进制     D、9进制     

23、2-2所示电路，D3D2D1D0=0010，B加高电平，C与A相连所构成的加法计数器是
A、10进制    B、9进制    C、6进制     D、8进制      

24、2-2所示电路，D3D2D1D0=1000，A加高电平，C与B相连所构成的加法计数器是
% I9 z/ h/ G1 Z# i- XA、10进制    B、3进制    C、6进制     D、12进制
+ E: o( m1 ?! U  y25、2-2所示电路，D3D2D1D0=1000， B加高电平，C与A相连所构成的加法计数器是
A、10进制    B、3进制    C、6进制     D、12进制   
% `' V# b1 n: ~* R/ O
26、图2-3所示电路为
A 异步时序电路  B 同步时序电路 C 同步组合电路   D 异步组合电路      
- t, L; _6 h+ I3 i8 f  F% G4 \# K7 p/ L
" @; ^1 w+ E4 ]* W: I6 ^  Y27、图2-3所示电路，FF0和FF1都为
+ Z7 s7 B# `: k+ @! K; PA、下降沿触发   B、上升沿触发   C、高电平触发    D、低电平触发  
# `1 |$ M, h; q( N
4 Q- q8 g% m9 Q) j- h28、图2-3所示电路，Q0n+1=

& [7 X  D* i6 i9 X
: s* ]. w$ z; O! K" X/ a; X; [7 f! L29、图2-3所示电路，Q1n+1=
A、Q0nQ1n    B、Q0n+Q1n   C、Q0n⊕Q1n    D、Q0n⊙Q1n   
' L$ z/ X! {! n. T4 F3 m: `
30、图2-3所示电路，F=

A、Q0nQ1n    B、Q0n+Q1n   C、Q0n⊕Q1n    D、Q0n⊙Q1n   
, o, C! R/ m) w- ^  b% b
, F8 k: ]8 E3 c0 p$ }) N31、图2-3所示电路，其状态转换图为
8 J8 \- X! z; `8 m5 o, \, `
+ f) _  G  S  [8 P. m3 B9 j32、图2-3所示电路的逻辑功能为
4 c% u' X7 s+ K5 \# ]1 r$ fA、4进制减法计数器       B、4进制加法计数器
$ T7 t8 I' ]' B0 r8 n0 \- KC、6进制加法计数器       D、8进制减法计数器      

8 l+ g0 c# L0 j# p
- m- S4 O6 B7 V/ X% W33、图2-4所示可变进制加法计数器电路 ，当MN=00时该加法计数器为
* z3 h; B5 ~6 r4 R" t7 \A  11进制加法计数器     B  10进制加法计数器   
C  12进制加法计数器     D  13进制加法计数器  
! p$ `* F* a4 N. P1 X
$ K/ }% J$ W7 L  Z  ^, G34、图2-4所示可变进制加法计数器电路 ，当MN=01时该加法计数器为
A、13进制加法计数器      B、12进制加法计数器  
( `' `7 a, e$ o# w7 xC、14进制加法计数器      D、11进制加法计数器

9 G2 r& C: _1 ^* d. M35、图2-4所示可变进制加法计数器电路 ，当MN=11时该加法计数器为
A、14进制加法计数器   B、12进制加法计数器  
C、11进制加法计数器   D、13进制加法计数器   

二、试用卡诺图化简下列逻辑函数（10分）
( s' k3 I3 V, M9 p7 R& P
/ A8 u5 X6 y. I* ~


  o- a4 l- J" b, @& `! x/ k, o; H3 `) Y" S



3 o# m6 E: C# j( N  b
/ x- e2 w2 O8 P/ D. r# [& k
( \* j( ?# Y" r7 B3 j

/ K1 D! n1 C( e& a& L) U& g
* U6 z9 `+ Q9 n/ h* n4 ]+ A
. |& b- P' J- k7 s, b
7 F* L* {3 q1 [: |4 z
, N; ^: H  i; O1 `: N' p' ]
2 Z0 Y3 N9 j# y9 I) p( H0 ?+ N. V7 m三、（10分）试用图3所示输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为三位二进制数。二者之间关系如下：
2≤X≤6时   F=X+1   X<2时    F=1     X>6时    F=0
' N, h( ~/ A9 a



8 u( R. k. D0 u+ N- ?6 |$ ^
5 i1 f& d  P6 `8 E/ x( H

5 K% x: ^! O7 ]
/ `3 G+ _+ j: ^: X6 _' G


四、（10分）试用图4所示74161电路和必要的门构成一个12进制计数器。

7 Q0 A" ~8 P' v6 i( J" U

' o  b! g% q* y+ Q




' K+ {2 \, |) t9 K! i9 {

. _1 U+ n5 a- S0 E" o$ Q  U) k6 `' r& m