[东北大学]21年4月考试《数字电子技术基础X》考核作业

奥鹏在线作业

东 北 大 学 继 续 教 育 学 院
! @$ p- ~3 y& {/ |0 M3 R   数字电子技术基础 X   试 卷（作业考核 线上2）  B  卷（共  6  页）
总分        题号        一        二        三        四        五        六        七        八        九        十
2 T( b5 N1 V& X+ c% w" D) e        得分                                                                               
- z3 g  F" q; Y& i
( t& y$ ?9 N) l一、更多资料下载：谋学网（www.mouxue.com）。在备选资料中选出一个正确资料，并将所选答题填入下表。（70分）
" f8 ~% C  g# w0 n. F( b( K, I
题号        1-5        6-10        11-15
+ c( ?: S, M' o0 f) }资料                       
题号        16-20        21-25        26-30
6 j' l' k3 Q+ q' I& F* c资料                       
题号        31-35               
" p7 R, r. W; ]5 l9 `资料                       
01、表示一位十六进制数需要二进制数的位数为：
4 Z" v5 p# N7 D% `* w0 R! [0 AA. １位         B. ２位       C. ４位        D. 16位
02．十进制数25用8421BCD码表示为：
A.10 101         B.0010 0101      C.100101     D.10101
03．与十进制数（53.5）10等值的数或代码为：
% t! G2 V( I0 e4 z% @5 l1 Z9 tA.(0101 0011.0101)8421BCD  B.(35.8)16  C.(110101.1)2   D.(65.4)8
* e" T1 v/ d& e2 k  J& H  n04. 当逻辑函数有n个变量时，变量取值组合共有：
; a( B' x) `  b& ?- S" |. p   A. n        B. 2n        C. n2      D. 2n
05．欲使D触发器按Qn+1= n工作，应使输入D=
$ K+ r% J6 b- F  @( l$ u+ XA.0   B.1    C.Q    D.
06．多谐振荡器可产生：
: o- r. u" Z/ ^* {1 d& F" kA.正弦波    B.矩形脉冲     C.三角波   D.锯齿波
07.一个16选一的数据选择器，其地址输入（选择控制输入）端个数为：
" s! r* j# `' D/ k8 J4 r  Q9 mA.1       B.2     C.4       D.16
8 P/ m- \3 v; ~: C* K( Y! r08．下列逻辑电路中为时序逻辑电路的是
2 o4 T# y- u+ r- @; P9 W( sA.变量译码器  B.加法器C.数码寄存器D.数据选择器
               
09、图1-1所示电路，输出F为：
A、AB   B、A+B   C、A⊙B   D、A÷B
, v1 s- I3 o6 X/ ^+ T0 u7 A2 `# J
  N7 L! C: {! ]% o5 x' z: O( p' A1 m
10、图1-2所示电路，输出F为：
0 P( q1 o3 d. P) z* T! C7 fA、A⊙B   B、AB   C、A+B  D、A÷B

9 D8 m$ }' h- X# [" ^11、图1-3电路为NMOS：
A、与非门     B、异或门   C、与或非门     D、或非门
7 h) O9 m. P4 [1 D1 b( D: `
! h7 p5 x" T1 [! z, r8 B3 q12、图1-4所示电路，当EN=1时：
- |" H' {8 G: K7 Z' e) IA、        M为输入N为输出         B、 N为输入M为输出
C、         N为输入EN为输出       D 、 M为输入EN为输出               
0 t) U0 h! ^! \# u8 H/ W2 r

& S3 F5 h/ D! H2 I9 ^8 h2 I13、图1-5所示TTL电路，A=0则Y1=
0 [$ \# c5 f# u! ?5 E, q+ UA．A+VCC    B．A    C．1    D．0

14、图1-6所示TTL电路，Y2=
7 r6 a  N; a0 G. y* YA．A+VCC    B．1    C．0    D．A
# l! L( Y/ E9 o' u' s6 f# y4 o+ e
15、图1-7所示TTL电路，当1、2端都加低电平（逻辑0）时Qn+1=
8 `& U: S6 ~5 O/ ^7 ~A．Qn+1    B．0    C．Qn    D．1
9 g2 z8 M4 t2 a7 |) Q) V' m) d
, L( c/ j0 ?- m+ h1 o% O4 r' F6 Q0 R16、若将图1-7所示电路构成D触发器，应将
A．1、3端相连、2、4端相连并将2端作为D输入端
B．1、5端相连、2、4端相连并将5端作为D输入端
C．1、3端相连、2、6端相连并将6端作为D输入端
D．2、4端相连、1、3端相连并将1端作为D输入端

0 p% i. d. b/ T, F% _; a% j17、图1-8所示电路，该电路产生波形的周期为
( D2 J5 _2 I  ]2 h' j* WA、0.7(R1+R2)C    B、1.1(R1+2R2)C
' R  m9 M7 r& ]6 O0 M3 EC、0.7(R1+2R2)C   D、0.8(R1+R2)C

/ D' V' h( s1 V5 u
18、单稳态触发器用途之一是
A、自动产生方波    B、用做比较器    C、定时    D、自动产生三角波

19、用RAM2114（1024×4位）构成4096×8位RAM，需
" H8 v. D; S7 i" N4 i% O; q7 c$ {A、4片；   B、8片；    C、24片；   D、12片
/ L( ^& [- ]; E; u& D
4 F+ ?2 m. ~+ u# B% z20、用户对ROM编程后觉得不满意，还要改写，应选用：
# r2 ~' Q0 M3 O2 j" TA、固定ROM   B、E2PROM   C、PPROM    D、PRAM
* S0 D5 _3 W* U1 @) @3 b3 V
% H7 d7 F6 g* w. W+ [21、图2-2所示电路，D3D2D1D0=0000，B加高电平，
8 [% Z0 t! f- `C与A相连所构成的加法计数器是
A、10进制   B、5进制   C、11进制   D、6进制
* P' e4 G9 b+ i$ ^+ @, L
22、2-2所示电路，D3D2D1D0=0010，A加高电平，C与B相连所构成的加法计数器是
A、10进制    B、8进制    C、6进制     D、9进制     
+ E8 S+ `% Q/ ]# t
23、2-2所示电路，D3D2D1D0=0010，B加高电平，C与A相连所构成的加法计数器是
: q& P! B6 J( O9 }% T: iA、10进制    B、9进制    C、6进制     D、8进制      

7 O* u8 g5 d* q9 o24、2-2所示电路，D3D2D1D0=1000，A加高电平，C与B相连所构成的加法计数器是
  y( h# o5 A$ @; C+ z/ F& M# vA、10进制    B、3进制    C、6进制     D、12进制
- Q& l% x5 z7 U6 j) E25、2-2所示电路，D3D2D1D0=1000， B加高电平，C与A相连所构成的加法计数器是
4 q% E& Z; F1 {( i4 ~/ PA、10进制    B、3进制    C、6进制     D、12进制   
: u/ Q4 D# R7 V
% P9 u# k9 @% L, }! G1 R9 A26、图2-3所示电路为
5 j, D- s; z/ B  b& E, {% @+ T6 VA 异步时序电路  B 同步时序电路 C 同步组合电路   D 异步组合电路      

27、图2-3所示电路，FF0和FF1都为
6 B9 R+ R" l4 w6 }' D6 Z3 MA、下降沿触发   B、上升沿触发   C、高电平触发    D、低电平触发  

28、图2-3所示电路，Q0n+1=
' B0 v* w( o/ P' Z
* w. e! ]& R3 a' Y
; g" ^/ }7 J+ k/ p! T7 G2 ^9 f29、图2-3所示电路，Q1n+1=
A、Q0nQ1n    B、Q0n+Q1n   C、Q0n⊕Q1n    D、Q0n⊙Q1n   

30、图2-3所示电路，F=
% ]# G$ B* t# ~( L. w4 V
A、Q0nQ1n    B、Q0n+Q1n   C、Q0n⊕Q1n    D、Q0n⊙Q1n   

31、图2-3所示电路，其状态转换图为

3 V- g* I( k7 K- d  [- x% q32、图2-3所示电路的逻辑功能为
+ ^) k5 i& \) y, r' S( m- YA、4进制减法计数器       B、4进制加法计数器
7 ^9 X& U/ l  d* X# R# R, T/ G" ~* cC、6进制加法计数器       D、8进制减法计数器      

+ y5 L. [& ]0 J" O  V7 T# ?
4 k6 B  S! i; B) f/ w1 m$ x" Q, _6 r33、图2-4所示可变进制加法计数器电路 ，当MN=00时该加法计数器为
A  11进制加法计数器     B  10进制加法计数器   
- f) s4 V5 S+ oC  12进制加法计数器     D  13进制加法计数器  
5 z2 k, v( B% d# ~7 W+ @, k
* c" E! N5 }$ T" a34、图2-4所示可变进制加法计数器电路 ，当MN=01时该加法计数器为
A、13进制加法计数器      B、12进制加法计数器  
. W; _) g3 {/ C' F+ R% h  E% K- D0 KC、14进制加法计数器      D、11进制加法计数器

35、图2-4所示可变进制加法计数器电路 ，当MN=11时该加法计数器为
) h9 K# W; ]0 j1 W5 hA、14进制加法计数器   B、12进制加法计数器  
C、11进制加法计数器   D、13进制加法计数器   
$ x1 Q8 C2 A+ K& ~5 L
二、试用卡诺图化简下列逻辑函数（10分）

2 t  |, s  P8 Q  R* X
$ f8 i6 M7 K3 ~- _* P( c6 z0 j
$ I: ^% F% }& x. o) O
* ^  g3 F6 r( ]* K5 e
2 p  i* G+ f' ^. I- ?
- l+ x/ P0 Y' ?
4 J1 z' v7 F( C7 Q
1 a+ E% I; \1 L) {
& d, @: w' H8 ^; G' R. w# s
1 @; T, d3 o- V. q. m


% y5 {; S5 ]; d( ?: Q3 M* B) M0 O
2 n+ Y2 m) }& t: Q4 o0 a: }

! C1 l0 M" h9 }
三、（10分）试用图3所示输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为三位二进制数。二者之间关系如下：
2≤X≤6时   F=X+1   X<2时    F=1     X>6时    F=0
9 ^8 x5 _+ ~# Y! s0 v2 K
9 A' \0 G+ t! i( |) e0 f! E% [
" X+ u0 h1 Y8 V; G% _
, e" G: I0 _0 o9 j2 `/ {* ~; @
4 ], _0 I- O( u( o
- C% a0 G# A" y: k5 X  d) I



' e: C8 A% }9 k4 W
4 [# s* \5 v! I, U' I8 f3 k
% B6 @& l2 J) W8 Y& V四、（10分）试用图4所示74161电路和必要的门构成一个12进制计数器。

8 U( L8 x6 _6 P  h8 Y$ @



4 u0 R; [0 P8 p. F/ ^* Z! E

+ i- [' U# Q% K6 \+ h5 s

) z0 e& U0 M3 h


; g) R2 {7 T% o: s