|
|
资料来源：谋学网（www.mouxue.com）EDA技术-[福建师范大学]福师《EDA技术》在线作业一
" n# }# S) I! p. o3 y* Y) x试卷总分:100 得分:100
) K) g$ ~9 O5 V' ?5 F第1题,按照处理的HDL语言类型仿真器可以分为
* x/ f$ S) D8 L% PA、Verilog HDL仿真器
* t w q! |3 IB、VHDL HDL仿真器
5 U; Q3 s" m+ x5 M# v, hC、混合仿真器
6 v# }9 E% L. R D8 E) l0 Q3 \/ u正确资料:- i& { T9 s9 v9 p& n% e! d
; `8 R% U+ F; x% t( m$ |6 e6 V! L8 q- u' M, Y( \( v
第2题,目前常用的硬件描述语言为
( z" c6 K6 Z7 J. e3 SA、Verilog
: i* x; T5 d3 U$ {! SB、VHDL; A. |" ?1 I( o* y" \, k x5 N* `' n, ^4 \
C、和 VC
, @- D4 f; \" j: OD、VB) Q9 s2 Y* R/ s0 a
正确资料:
% Q% B3 A7 ^) c9 P" N' {3 I
S0 V- j' P G* Y0 ~. L" Q. o* m# B; m; A+ A {8 K- j; W
第3题,常用的集成FPGA/CPLD开发工具有哪些
# }/ x. P, x3 `. ]5 b3 DA、MAX+plus II" b: U/ N8 K+ A
B、Quartus II
9 T2 ]! F# k, V) j, MC、ISE
6 y7 H6 j# D; PD、ispLEVER; r3 G& }( ~* m' G! y7 O5 o, a
正确资料:
& y6 H5 f+ {7 K9 a' g& C- E
7 [% ^5 Q! D- T& |0 P1 I9 q$ t6 f2 ?" @5 l. \9 O, ?1 \1 ~
第4题,TOPdown设计一般分为哪几个层次; |$ [' l6 L0 q( ? F
A、系统级/ t1 @' P6 O1 p) @$ {& W
B、功能级% {) A% i f6 o( H# W/ b5 W
C、门级9 @: _* `9 G* B) E% [- i9 J) G
D、开关级
+ I e V6 ]6 Q% o i; C# E8 _/ f正确资料:2 G: K; w7 i+ {4 F- }
8 {: {: F* d7 Y3 K' {* W1 E
, o& K3 O9 Z4 l1 F) O( A
资料来源：谋学网（www.mouxue.com）,基于EDA技术的设计中通常有两种设计思路: @8 h" ^ P) k9 s
A、自顶向下8 G; n0 Q8 z/ |+ F: R$ K
B、自底向上
& M C5 _: `3 ~% l' jC、自前向后
( i" g" t: ^3 v# p4 |3 @3 AD、自后向前* h/ Q" M o1 p7 ~2 p- q5 ~
正确资料:
) y( e+ n8 g6 j! r, ^/ g- C" a8 _+ x. F
0 W6 {1 A) N! s/ J2 V+ J* |( z+ t! j
第6题,衡量仿真器性能的重要指标有哪些
' X, I% o& ?4 eA、仿真速度
0 m+ w) @: W* |, r1 B6 Q& z% X/ tB、仿真的准确性
5 k c. l, O( V6 }+ j6 QC、仿真的易用性
) a7 Q+ E) U3 z; o' Q正确资料:/ m, H) H8 N @: ~& ?2 P
3 \2 I% y! \$ s/ e8 U/ P
$ v& _1 M0 `4 K+ e# I. ^1 D
第7题,基于FPGA/CPLD器件的数字系统设计流程包括哪些阶段. `; |0 ?* r" l- H
A、设计输入( ~% R f: v+ s" n- v0 [
B、综合
- R- C. P2 o& V2 m/ M" VC、布局布线# P( a8 J: s2 E" s5 G' y
D、仿真和编程* n" R8 Z! G0 G8 }6 F8 O
正确资料:
! h* r( {* x2 U9 _ b3 A( g: m" E2 Q, G# e6 a
1 K1 T0 Z" m% |" l! h第8题,SPLD器件分为几类! ~3 I9 C8 E* E# h0 F R2 n
A、PROM+ A3 U6 J* `* x8 O0 f# R
B、PLA6 n& _6 h2 H2 L0 I5 E8 Q) Q9 L
C、PAL
. {; h' d a( q/ R( S/ m9 DD、GAL
0 ^8 Y$ o! U5 G5 i' d) w* s正确资料:
- Z5 k+ s$ |, ?1 ?
4 W7 m3 I0 v8 O- s. Y+ e q+ ?0 c# ?: V1 T; k3 _. _% K( q
第9题,ASIC电路特点描述正确的是
! Z- `& J9 O4 b; w6 tA、周期长3 y# Q: j! K/ w9 S# B2 ?
B、投入高+ Y- m4 N' I3 B# z; {. @# Y, r. k
C、功耗低4 Q5 z# F# w: r/ r
D、省面积
5 V" b+ f' Q* F% {0 I- X正确资料: s$ j+ N" h' `: w. [! i* U6 Z# z- N
+ W7 Q+ A+ Y- C4 H. x: O; f: |8 x
资料来源：谋学网（www.mouxue.com）,常用的综合工具有哪些
" _ a- N: {- d3 vA、FPGA Express5 I# y& |: h2 L! E
B、FPGA compiler
2 `$ ~0 ]1 J# w: _" h' BC、Synplify Pro/ M9 N9 p! a7 f: Y/ T* }! l
正确资料:
' |9 J# {- g p; \# J9 `' A
, f/ a" U$ ~7 s* B( e3 M7 \$ S
9 h- J% W; }2 j- x2 F8 M j第11题,Verilog语言即适合可综合的电路设计也可胜任电路与系统的仿真1 p/ p1 H9 O2 T1 J
A、错误
/ K1 A6 f- m: |5 N, }3 F8 u1 w7 t" YB、正确
/ w6 l h8 x9 X7 Y1 \正确资料:
: k$ n/ S0 d- X0 d y; G
1 m$ w* ?$ R" X; U ^" K# W0 W
) Y1 Y: T F9 A, ?: C资料来源：谋学网（www.mouxue.com）,JTAG是JointTestActionGroup联合测试行动组的缩写
! }5 I; I% D5 s- Q; h. V& sA、错误
/ N6 D0 m. r' I6 [8 N) ~B、正确
' W2 N! ]+ ]9 |正确资料:& N P2 b: e5 f* D. W8 i
, I9 ^+ G: K4 s& [( ]0 R/ |8 c# R" B) b& T* e) P6 Q
第13题,CAD是ComputerAidedDesign计算机辅助设计的缩写& I6 I4 Q; y- J! g2 Y+ I4 f
A、错误
) P$ Y2 ?' p! I: s( u/ ^B、正确
. l( p2 P# r* {* C, ?2 F正确资料:
' U* Y: B/ V2 a! l6 m# O# }" U
7 Y2 I4 p7 D" x# E; T% r) L+ X3 q; |
6 A7 h' J1 _+ x m) T! p# I第14题,VerilogHDL中的常量主要有整数实数和字符串
: n# T" f6 Q* L, FA、错误
' J/ |. i) [% v: P3 f6 L2 RB、正确
* G" z0 x. ^* T7 Y正确资料:8 r6 P' n6 s' u. V, N& |
! Q: K `) l9 J3 M" w
) v8 p# j9 [3 \* V
资料来源：谋学网（www.mouxue.com）,PLD器件的设计往往采用层次化的设计方法分模块分层次地进行设计描述" n% ?3 ~! I/ L* S) U# e% ?' {
A、错误" p7 r$ y7 `6 K2 ?
B、正确! N6 O4 H& l' N# ~! s7 _5 S
正确资料:
5 q" X7 w. w% s, H) ~ E1 a
; m# l, @' E8 T, D4 }2 k' Q; l, Y" Q' j
第16题,CPLD是ComplexProgrammableLogicDevice复杂可编程逻辑器件的缩写: N9 V4 d$ `% y4 R! k: z1 s
A、错误
% w0 x5 [$ g/ x" R1 l/ \B、正确
, l) Y9 j/ N7 d4 p( x: u$ _正确资料:
* I, b* x" j& p: O, c/ d! Y( s4 a2 O: Y( E' ]8 l
7 x. S: V' x$ W( ^% c
第17题,硬件综合器和软件程序编译器没有本质区别
& |; O, {3 R, ]5 }7 [A、错误9 C& z3 ?1 c# E- T2 l5 \- |$ e" Q. S
B、正确
7 Y( s! g2 I. e; i1 L, V$ i正确资料:
! F, n& z2 J: E6 p: y7 d% J. B' m* o9 o. k; h& |
# O% _! E% P1 I5 @8 x" A第18题,采用原理图方式的数字设计的可重用性、可移植要差一些' l5 `/ H+ l( H# i
A、错误
/ T3 P6 I" O- r- n' w9 Y2 }B、正确( W4 i" S: u' T5 }0 c* d
正确资料:; s: ?: w i, C h9 P5 b
5 B/ P1 C. R, G2 R- ?
- i1 R- T: \0 D, q第19题,有限状态机的复位分为两种同步复位和异步复位+ l/ [6 c5 A P! M% W
A、错误
7 y! C$ K" O3 }; rB、正确
3 |+ Z( d7 c8 o( u6 i, \正确资料:
9 t4 `6 H6 W. W' e7 K) K/ G
* [% U0 Y7 X* E1 ~! N6 v; ]/ K$ E) a2 g; U7 m3 H+ z
资料来源：谋学网（www.mouxue.com）,VerilogHDL和VHDL目前还都不是IEEE标准3 B# M t- k& Q- S6 r8 E
A、错误& p" ^0 Y0 R1 ?* s/ I9 j; N
B、正确2 N$ H8 G# Q' B" E# ^# r, J
正确资料:# Z# L- H9 u( [* b
7 X, v! M) Y4 z
9 e8 j+ G" O+ c5 u. x第21题,布局布线为将综合生成的电路逻辑网表映射到具体的目标器件中实现并产生最终的可下载文件的过程
" G3 b& f7 A4 I2 |& Z8 ?6 y$ C' yA、错误
+ d, h7 T+ s' [B、正确
3 f% g) O4 q M7 K正确资料:
/ T- G0 h( U" r& P, H: ^* C: t7 h- |; }* M$ _. W. w
5 X6 e/ s$ X: G# k
第22题,VerilogHDL中的变量一般分为两种数据类型net型和variable型1 u1 A0 m8 P! X7 V$ l3 T6 R( s b& T P
A、错误
6 k/ B+ f2 h; ^4 vB、正确
/ s& z& I6 l: P) S& H) N- N8 q正确资料:
0 M4 ^( ?7 ?3 D- W: ]6 w& H* ?; e: ~* P8 o; _9 R) A2 p6 L
0 I1 G2 q' ]9 z$ X( c. C2 s第23题,QuartusII是Xilinx的FPGA/CPLD的集成开发工具/ A6 A, n# _; Y% F! ]2 I
A、错误
- l8 k- g* g5 _! rB、正确
+ H% ?; _' Y O) E: G8 Y正确资料:& k! ~* P9 a; N$ e" ?
6 N8 D! o: O- R) x* ?) Z% e1 f0 h
. ^& W, _- k/ v$ ?' ?& D& F$ T
第24题,目前常用的硬件描述语言为VerilogHDL和VHDL
0 _; ~/ E; m! j/ u) n# w* @A、错误
: L) @3 c' U, `* x/ r( iB、正确1 v% R& E# F) H
正确资料:7 |0 ?) e/ n# j: L# f6 G- @: Q
7 T/ z7 {! A! D" |6 y
j9 N4 a( y7 [; J s5 V- g) h资料来源：谋学网（www.mouxue.com）,VerilogHDL支持赋值语句, R& |# Z! }/ n( v e$ B$ n2 I
A、错误
& i# o5 M$ y& vB、正确
6 H: j( w3 g7 P* |" S( @正确资料:+ w, W, l5 d$ s# H5 s- Q
$ `& W" `, s2 s) z$ \, c7 V
M7 N a9 O4 r/ M: O$ u( z1 l& z" G% W第26题,浮栅编程元件一般用在民用、消费类产品中
+ {$ c- u7 ^5 O n4 e7 {A、错误1 g* Y# @* h* Y- n# ?! B/ s w
B、正确7 e, ~5 u$ g c, i/ i
正确资料:
' N8 V: B, _) `* ^' Q
4 k& b0 m( K5 n$ f) G
^7 T3 \4 t, A第27题,VerilogHDL中assign为持续赋值语句% H* I; R. z1 v- ]# A3 F9 V; @
A、错误
% G9 K3 g& z5 p( Y( L+ j$ jB、正确
0 O& O5 S$ H' K; y2 v5 @9 r) ?正确资料:! s& \: Z: t3 n5 I
8 [, g- @2 Z1 S7 J# k; F1 L& i& B; z7 g! O2 x0 ~8 \1 i S% T
第28题,数字设计流程中采用原理图方式适合描述电路的连接关系核接口关系9 ^4 y3 c8 d0 M" @+ S
A、错误6 R. {* `% j3 M. t3 c1 @
B、正确; n9 k; ^+ f: g0 _0 q. a
正确资料:: ?8 f4 Q% j" }$ }
3 }; T1 I& t$ z5 j6 v7 |% M
0 K+ A2 R& ], |# X9 ~5 |第29题,VerilogHDL不支持条件语句0 l0 ]3 V8 Z, J0 E8 p- V
A、错误7 Z. R( q# {$ p K" l" l0 r9 W
B、正确& p8 K% b2 X, w" a# o. N* `. n0 R
正确资料:
% [% i& j Z5 B5 ^; Q: A5 |& Z1 c3 C; g* ?
" O! O) [, M b6 k资料来源：谋学网（www.mouxue.com）,VerilogHDL中整数型常量是不可以综合的
" F4 `# }$ m8 i1 K5 lA、错误
# x, | x0 M+ GB、正确! Z9 D5 Z) M0 C' ?! z( j1 g- a9 ?
正确资料:: ]0 q9 ?) y# F9 t
; `1 w7 ^. |# `) j6 d! r( H8 g% S
第31题,PLD是ProgrammableLogicDevice可编程逻辑器件的缩写
( t# E* f& V% d* ?3 CA、错误
# ~& r. Q; k/ nB、正确7 d0 t f: f) f
正确资料:
$ \7 _1 D, T1 S0 z% ~5 t- q; N' `9 @" N
% e4 V% f- ]6 ?% I5 z4 ~2 B第32题,SOC是指把一个完整的系统集成在一个芯片上
' M7 d7 d r3 g& G9 C8 H6 PA、错误9 W5 T! _ J+ F- I/ t- _
B、正确
3 @& L6 R" B% o) f+ ?) s9 I正确资料:4 l2 r0 i8 `. k+ N# x
' Z- E9 }7 x) _7 K7 g3 j) `
. ~+ ?0 C- z+ f+ [/ y第33题,CAE是ComputerAidedEngineering计算机辅助工程的缩写
* H9 u6 t& I4 S) o4 g! v- a( y; YA、错误
" j+ N, s2 u( x1 x4 p _ |B、正确. P5 l/ g6 n! \: S; G8 O7 e& G0 s
正确资料:
6 h; v$ e3 z, }# m* v2 E! k9 U8 O. U$ _- g
% T# `! i% N6 u0 M第34题,ASIC是专用集成电路的缩写- [6 b$ B3 T+ |' r1 o4 J5 p
A、错误
5 U6 V3 S/ B7 D$ _, ^B、正确
- o/ y% H( s, E" [: T6 o正确资料:
( m% ]6 F# i" _/ a0 O2 `! u a: p# k" ?6 a q
$ C2 b1 s+ q+ a3 w( p- b第35题,状态机设计主要包含三个对象当前状态次状态和输出逻辑7 q0 j W- ?* {# a5 R
A、错误% @) Q$ e8 ~% \. `- W2 E8 ?
B、正确6 |" M" T% n# w3 i/ W
正确资料:
7 {) f4 k. Y* r' i2 _3 p+ z1 C5 h+ _* Y/ g! m
U" a% z" h7 X6 x# \5 a
第36题,SRAM是指静态存储器
5 A+ T4 M- H; [3 VA、错误" }6 Q0 W2 I; K, e5 X/ r
B、正确
* v2 }, m$ u, W+ z0 T正确资料:
/ e5 F0 f9 X" V4 w( o/ j' e, ?6 S+ n) f3 w! M Z4 X
* p( G* `. }4 P& d2 O4 _4 X8 U第37题,数字设计流程中的设计输入的表达方式一般有原理图方式和HDL文本方式两种
5 a7 e. C% \; nA、错误
. [6 k. Y9 P- x N. QB、正确6 l: V' q4 {; X1 t7 ?2 C9 R! U
正确资料:5 M/ U2 t$ f4 k* W1 ~: \8 }
$ k+ }5 A4 {9 E O+ ^1 q; X! o& a7 Q0 r9 x" @0 D
第38题,PLA是ProgrammableLogicArray可编程逻辑阵列的缩写% G6 U9 D I$ G# U- P- `; J P
A、错误
0 m( Q4 _/ f) D$ g/ R, K! RB、正确' x2 X' @* @; k& v: I! a7 c
正确资料:9 U+ ^& I, @7 } _0 {+ n
' A5 {! M2 R# m6 @4 n; V
2 l1 |) D; y; e8 g第39题,IP是IntellectualProperty的缩写4 k+ t: `: U% o1 f
A、错误, c$ m( G/ u6 Y9 ^+ `
B、正确$ f# X2 C( k" c8 P" s B+ \6 \
正确资料:
/ y j9 X. h& ^% R4 S5 n$ `& q P* r5 N' A( K9 e, R
1 j6 d3 b- g1 H' s
第40题,VerilogHDL支持循环语句. |5 M; }8 J2 ~
A、错误
7 Y% ?( i. n' }" a7 `( fB、正确
5 ]2 t* ?0 w8 D7 F8 o4 [8 V正确资料:
0 H T# S8 Y0 A) F+ f1 Y4 Y' @1 D5 M) d, U6 y% A' `. |; x$ ?
, Q. h& y0 g/ M第41题,Verilog程序的基本设计单元是"模块"module
2 t9 E! w! {) b0 S9 [3 w8 r; {. I! X( SA、错误
; Z" {: E. P2 jB、正确3 }" x% u) h( Q# b3 X
正确资料: F% d) ^% H+ h$ m6 x& V4 _5 w
; N& m* a+ L5 _$ i
* j! n3 R: f* Q6 S6 k# d第42题,VerilogHDL支持条件运算符
% h7 V' }2 [" `/ b# UA、错误
1 c* @% ~ r7 Q. M& cB、正确: \! a9 ^; Q5 h5 N6 a
正确资料:" @1 \' F4 T$ V
1 b9 W6 Y, E- D( l8 ?* I, S1 b+ @$ l- R* ?2 |' U$ N9 C( j
第43题,PLD器件内部主要由各种逻辑功能部件和可编程开关构成
9 V: H1 B- d: g0 ^5 |A、错误
3 I$ H+ u8 _# @/ I( ]% GB、正确1 @) l% x' W" t0 z2 k* K$ q- [
正确资料:% Z4 d. Y+ Q- r! {) p
0 k1 K4 W$ n2 w3 C" h/ v; J
`7 v; |/ Y' I+ W第44题,Verilog语言的行为描述语句如条件语句、赋值语句和循环语句类似于软件高级语言便于学习和使用) X; p* _/ ?# q8 D8 D! ^
A、错误
6 A# [; |7 |; J* D% |3 dB、正确 \# P8 x( f$ I5 y1 n! g
正确资料:) _6 _" Q1 ]4 O( e0 D' f! t/ T+ w
/ f @" R- A U* H6 {) s
. \2 \5 E* q* s3 E, @# ~3 [
第45题,PROMProgrammableRead－OnlyMemory可编程只读存储器的缩写5 ?+ M/ _% o) i8 t
A、错误- R/ `6 W' J% L6 J
B、正确
- e. Y4 j9 `, y1 N正确资料:! _4 n% Q( o. w( X! n* g0 U
! @& a2 _# g# ]' Z/ t
+ e' j# [6 C1 C9 K5 A& |- f
第46题,绝大多数的FPGA器件都基于SRAM查找表结构实现5 z8 _5 h7 a2 F4 X% N7 ^8 I
A、错误
3 t6 M2 o3 X% f2 pB、正确
0 \- t U& _3 {2 n& F: Y; e' I正确资料:0 k" V7 _8 e3 {4 U, a
7 Z* ?9 Y- H$ R4 C5 w B P* A
1 C" b* K- d- b6 Z第47题,仿真是EDA的精髓所在
* l( ?+ E, L; qA、错误
( j' Z/ u7 U( d1 J) j# UB、正确
$ Z# m! j3 F, }" }: l/ w K$ s0 P正确资料:
1 D8 [" ?9 z' z9 k2 l( \/ ~1 p* V, L: e9 ~. b$ j
( k2 ?4 P- S9 k# u
第48题,状态机可以分为米里型和摩尔型两类
8 G6 G9 Q. f) J0 S9 P. L" Z4 oA、错误! h* P. \ R) h, T
B、正确# E6 m1 b* Y0 r6 T$ ]- j4 n1 `' H
正确资料:
0 ~# i: d0 d4 Z: C' o* _+ g
" W" h% v/ c7 z, O8 o
* C1 y4 p$ v0 X" M9 I第49题,SOC是SystemOnChip芯片系统的缩写
& ]1 X/ j8 x% d' z3 }: n; y+ TA、错误! v w k6 N/ H7 s& g# o
B、正确: Q0 S5 R7 J0 K' [
正确资料:
$ A6 Y& t$ e& s( S7 ^3 ?7 l
& K, l2 a x7 D3 F2 P
" x+ _+ A# y% p5 O资料来源：谋学网（www.mouxue.com）,PLD是一种全定制器件
: P6 F, J' S% {4 W: N+ Q! fA、错误+ _! e7 ?6 p" `
B、正确
: }, J3 U! ?0 C3 Y5 C正确资料:
2 M- J5 x# J6 q) u; |$ h5 K& e
; ^( g4 ~: T T9 K7 c5 L) D( R( T5 x9 N6 h
& G7 A( K) {7 s; {* T
/ o1 h8 t5 V( |/ n% B: \
0 d0 v3 ^& y( m: a( b- {. w
U4 y, |- p# }! E5 {& p/ |' ^. {. A% C$ s0 P1 Y% b
! v3 s2 h7 b9 I6 N& Q) ]1 r* S; `) {* l Q. i7 m
8 G; G6 @/ S" U Y* T7 U
2 i# J( r: Q/ r: b
X1 `# q" t- T: T) g( o
9 T" f }3 `7 y- N/ z4 X
|
|
IP卡
狗仔卡
发表于 2022-4-22 17:39:29
微信登陆 
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
显身卡
客服一
