22年春福师《EDA技术》在线作业二

admin

资料来源：谋学网（www.mouxue.com）EDA技术-[福建师范大学]福师《EDA技术》在线作业二
! t5 y7 ]/ b. H" H7 j) D3 B试卷总分:100    得分:100
第1题,EDA技术发展阶段描述正确的是
1 Q& v) ^$ W8 HA、CAD阶段
9 [  A2 T/ A+ D4 S) LB、CAE阶段
C、EDA阶段
D、以上都不对
正确资料:


第2题,TOPdown设计一般分为哪几个层次
# K8 m& W) l: a4 F* v! x. DA、系统级
B、功能级
C、门级
7 s9 v# T3 D- ^& R7 {+ z9 VD、开关级
0 Y  ?. p+ O' ^& G$ Y正确资料:
  p9 ?- V) b# E  |3 V

! T# z- x$ v- P3 _! O" o8 B第3题,ASIC电路特点描述正确的是
- e9 \7 {7 r; [6 DA、周期长
B、投入高
: X6 k6 d. E/ T( E! p3 c8 M' jC、功耗低
7 S6 Q! d0 W: C/ ?+ a1 f# [$ hD、省面积
正确资料:


' u  H8 Y" [1 B第4题,基于FPGA/CPLD器件的数字系统设计流程包括哪些阶段
A、设计输入
B、综合
' U; A! m. S$ m& ~3 NC、布局布线
$ Z2 a% z8 ^  K4 Y8 i8 xD、仿真和编程
! g  {8 S! ?2 @, ~- Y3 Q2 ?: ^+ I正确资料:
" s# J0 m: T4 A* Y. x+ X
! m+ k+ B2 d, r7 Q+ t8 ?
资料来源：谋学网（www.mouxue.com）,下面哪些是专业提供PLD器件厂商
3 @% t" y: [" P; Y0 QA、Xilinx
! k5 c1 ?9 a0 g7 oB、Altera
( L: O7 |$ q* y. B" J0 @C、Lattice
, d+ X5 q5 Y; @0 h  V7 `, K4 E" sD、Micsoftware
正确资料:
8 m) e) H+ j6 t, f. h
! Y% k- F! p5 w6 M# M) C' M3 F
第6题,常用的集成FPGA/CPLD开发工具有哪些
A、MAX+plus II
4 v  G: B3 L' |9 f" O* i$ d* tB、Quartus II
5 `5 [5 S& Z# u- W0 GC、ISE
D、ispLEVER
' w3 d! q# b1 }3 i! n7 z8 G6 `) R! ~正确资料:


第7题,综合有哪几种形式
! P: r( z* l; p% F8 eA、RTL
# F3 y4 r. J+ m1 J4 RB、逻辑综合
: r1 F* H4 P, V# EC、将逻辑门表示转换到版图表示
正确资料:
7 T9 |/ n7 K3 q# `1 A( r

第8题,布局布线完成后会产生哪些文件
A、芯片资源耗用的报告
B、EDIF
( H! j6 y( D$ z1 k: Y) gC、延时网表
  {; A: T  _" N: k; U* Y3 b2 v# KD、器件编程文件
正确资料:
6 q4 C5 b- t8 n8 U

* Y0 t5 V6 c# a0 o6 n第9题,基于EDA技术的设计中通常有两种设计思路
# N) X' F% Z" _( vA、自顶向下
B、自底向上
' I+ ^+ d) e; x# U8 BC、自前向后
4 A2 Q* Y5 u. H5 m( [1 h, V! \D、自后向前
  s( U/ q( L. q2 P) u6 L& [  L& N" t正确资料:

. g0 w% k3 {5 v# {) o
# t( z  h) ]$ m5 F1 e& f资料来源：谋学网（www.mouxue.com）,状态机常用的编码方式有
( j6 H3 w  J% U; jA、顺序编码
B、格雷编码
C、约翰逊编码
D、一位热码
正确资料:

8 g2 Q! N) y3 M
第11题,布局布线为将综合生成的电路逻辑网表映射到具体的目标器件中实现并产生最终的可下载文件的过程
A、错误
" K: t( M3 Z, s- D  A% e6 oB、正确
5 }) ~4 q& j- G) f* [7 u3 B) p正确资料:
7 b. L; f5 l; q) s6 S: x

资料来源：谋学网（www.mouxue.com）,SOC是SystemOnChip芯片系统的缩写
A、错误
- j1 a7 p/ j7 s4 T# I% E9 a' a9 l, ]B、正确
正确资料:


第13题,HDL是一种用文本形式来描述和设计电路的语言
( g' i: Z- P% HA、错误
) m% s: Q/ ]3 V0 d. ^B、正确
正确资料:
& M% R7 _1 U& I6 B9 q' O, F
' p% a4 X/ ~8 D6 p8 x4 [
第14题,在EDA设计中一般采用硬件描述语言HDL进行电路与系统的描述
1 K& b, J/ J0 W" X# cA、错误
B、正确
( [; ~0 _' b0 z( v3 z正确资料:

3 V) S6 b  ~) T; Z9 @/ |
资料来源：谋学网（www.mouxue.com）,有限状态机的复位分为两种同步复位和异步复位
9 ?; v1 e2 p0 L: e9 `$ f# j& @A、错误
# l9 o5 H& d0 O1 F- CB、正确
正确资料:

" n% h0 ?/ [! G5 r
1 A- S0 M; ~/ d+ C" L- N" e% R& S第16题,PROMProgrammableRead－OnlyMemory可编程只读存储器的缩写
* b+ S+ v  j1 J5 A) W6 M- bA、错误
B、正确
! W0 A8 @5 j& J9 J! ]正确资料:
5 Y- `" o  s! l4 P/ A! C( {
( \# A8 V6 L9 {: u
5 I5 [* f1 N$ l% ]3 i. G/ X第17题,状态机可以分为米里型和摩尔型两类
  |6 H( w- v$ D* wA、错误
B、正确
正确资料:
. K$ q6 O5 n5 D7 {  [  Z

" C2 T) l* q3 D+ O; ?7 ^: S* V, q第18题,VerilogHDL数据类型是用来表示数字电路中的物理连线、数据存储和传输单元等物理量的
A、错误
! F$ C  c  b& `B、正确
5 ]$ n- M) p% l  L, r正确资料:

4 S2 D0 \  \1 r8 f( H
2 i* v% l7 E) A- a  W$ P8 Y8 O第19题,PLA是ProgrammableLogicArray可编程逻辑阵列的缩写
3 c: ?4 y6 `; G0 \  }A、错误
B、正确
正确资料:
  K7 g" p7 f4 b1 ~( t! O
* n5 d9 {$ }" l3 Z+ |! p% h
( d/ ?% C+ |3 u0 V) x# w2 d# ?, F) Q# U资料来源：谋学网（www.mouxue.com）,数字设计流程中采用原理图方式适合描述电路的连接关系核接口关系
A、错误
B、正确
正确资料:
; ]' H% `' f1 r, ?2 y% Z1 V4 T: n

第21题,采用原理图方式的数字设计的可重用性、可移植要差一些
& |9 S3 D; t* Y4 U8 dA、错误
B、正确
正确资料:

5 j, S" x1 D" i9 c# L) S% n
第22题,VerilogHDL语法要素与软件编程语言如C语言是完全相同的
A、错误
B、正确
% u+ T" C$ O- R9 B8 A9 v正确资料:
) |, y0 Q9 p1 V9 i
/ ^5 u0 B9 h2 {" M- ^* L  B
9 V  f* J: P' q: L8 m) u- c第23题,混合仿真器就是能同时支持Verilog和VHDL的仿真器
A、错误
4 S4 U3 E. |1 j% R1 DB、正确
1 J5 A! l$ k" r1 g& S4 E正确资料:

* r  k9 ~5 K1 P: Z) L
" A% l5 f, V4 N$ o. @. T第24题,用状态机进行设计具有速度快、结构简单、可靠性高等优点
. R& I) O5 G  HA、错误
3 h$ p- ?) g2 ?8 i$ K0 I6 \4 B9 XB、正确
1 Q, u9 d  l& x8 R# O4 L正确资料:

) D' Q2 r1 t/ U$ Z- S7 m+ o
2 J) L4 q* F4 M) V资料来源：谋学网（www.mouxue.com）,数字设计流程中的设计输入的表达方式一般有原理图方式和HDL文本方式两种
A、错误
B、正确
正确资料:

7 b6 }3 r2 `. g
0 H" G4 R6 _+ s0 {  d3 s第26题,把适配后生成的编程文件装入到PLD器件中的过程称为下载
A、错误
B、正确
& c5 _: g/ ~, d8 ?) w正确资料:
0 Y: c) i$ ?! @8 b8 ]* ~- ?
0 o# v; c. }' x. y8 U1 [
第27题,行为描述就是对设计实体的数学模型的描述其抽象程度远高于结构描述
7 z% j) k9 x  x7 V8 P4 C0 x1 iA、错误
* q6 ^: h+ l' Y2 L$ `* S. }B、正确
- A( {- g' G; p正确资料:

$ w: F0 ?4 S  ^3 Q: H
第28题,PLD按照可编程的次数分为两类一次性编程器件和可多次编程器件
A、错误
- }* T, a+ k8 y4 t* d$ }B、正确
0 j- ^3 K5 b2 [% J正确资料:


第29题,仿真也称模拟是对所设计电路的功能的验证
% }; d& c: d! K! NA、错误
* ^7 K/ A- @4 m& H% [  f, j2 nB、正确
正确资料:
9 @( \# X7 \# K& x; g% w; _) W. [
' F( z5 s( ]5 y) X
资料来源：谋学网（www.mouxue.com）,VerilogHDL中整数型常量是不可以综合的
% T, @- I+ |6 \+ x# QA、错误
1 {2 V' ]) P3 d6 D1 CB、正确
; a/ x; F: w+ h- O, H% x0 x1 i- Y) U正确资料:
; \3 K1 \1 p4 E: F; X+ }/ U/ A

第31题,VerilogHDL不支持逻辑运算符
9 s) N3 b0 i" O& W8 S/ J# y( \A、错误
B、正确
正确资料:
2 e8 z% |+ e: c* j

: d% G: a/ _9 W2 @: L第32题,在IC设计领域中IP核一般完成某种功能的设计模块
A、错误
B、正确
2 F2 M  h" `1 M) h正确资料:


第33题,有限状态机非常适合于数字系统的控制模块
A、错误
B、正确
2 Z) P2 p6 r" O正确资料:
$ B( T8 c  m( b& e4 m

第34题,CPLD是ComplexProgrammableLogicDevice复杂可编程逻辑器件的缩写
+ q* ~. P5 f  F7 W( j4 nA、错误
B、正确
正确资料:

0 o( b+ f( y4 T# G3 i
4 F6 r  s2 j9 W" x2 j第35题,硬件综合器和软件程序编译器没有本质区别
/ C8 n  A2 r9 H9 Q* y7 UA、错误
B、正确
" W' g8 i" Q% t9 ^" c正确资料:


+ r' @( C* U, b% @( N第36题,VerilogHDL中的常量主要有整数实数和字符串
A、错误
  D' V; ^2 Q* M% R( w2 X" z8 ~B、正确
0 X: ^6 @: @* r+ Q5 O正确资料:
# O0 c  z  W* x/ |" O& ?' U7 c5 l' b
6 H5 |1 H- w, S4 n$ i0 O
第37题,仿真是EDA的精髓所在
) G2 p+ _8 J9 p5 P& o3 ~9 S  Q; qA、错误
) x5 G  Q: w  WB、正确
正确资料:

9 H  U. O9 z) S  |/ K* V, m
第38题,JTAG边界扫描测试技术提供了一种合理而有效的方法用以对高密度、引脚密集的器件和系统进行测试
A、错误
B、正确
正确资料:
6 W3 H2 \, u0 Q2 n: j

第39题,FPGA是FieldProgrammableGateArray现场可编程门阵列的缩写
0 a1 c7 P# a" _+ `; ?$ {A、错误
B、正确
6 C) y/ \& X6 N. V3 @  Z" g/ u9 y5 W正确资料:
4 b3 P5 e3 C1 w' j- ~
2 M) d/ Z! b  b2 S) w3 g) ]+ k
. i: t. [3 q, @! W  I% T8 ]% H' a第40题,ASIC一般采用全定制方法来实现设计
) n; Q/ f8 M3 f; C+ t8 Y9 Q) rA、错误
B、正确
正确资料:
2 \1 z- [: E; k8 U8 R
/ j$ `" Y. B+ f+ j9 u/ `+ J( [
& L& p: c( p, B! s第41题,数据流描述方式多用于组合逻辑电路
6 a% T4 v! C* y; SA、错误
B、正确
* t5 r+ C4 P+ J. Z5 z# n6 L/ F9 q正确资料:
& g& @- [; b( f- T6 {! C1 K
8 E- ?& ?/ {7 I5 e* Z9 ?
1 [' z! s& D1 _* `3 N5 ~3 t8 @第42题,Alter的FPGA器件主要由两类配置方式主动配置方式和被动配置方式
A、错误
B、正确
正确资料:


第43题,HDL是HardwareDescriptionLanguage硬件描述语言的缩写
A、错误
B、正确
0 [% q: X7 x8 T7 p3 ?" @正确资料:
5 w5 c2 B( n4 Y, L/ U9 _

; r" g$ w$ q4 D% B7 A2 \3 y9 k第44题,Synplify是一种FPGA/CPLD的逻辑综合工具
9 p. D& c/ U1 }0 l3 f/ \A、错误
B、正确
/ B6 }6 H2 r" z3 U0 m  f正确资料:

1 B. @3 B- U( p
9 e! B" Y. x2 k1 C' G第45题,对设计而言采用的描述级别越高设计越容易
) o" \5 S! x1 Y1 S+ RA、错误
. }: f) c/ \+ j/ kB、正确
正确资料:


1 M8 c, v( D& s% \9 Z第46题,Verilog语言的行为描述语句如条件语句、赋值语句和循环语句类似于软件高级语言便于学习和使用
3 r6 s) ~) i- ]" Q( @2 q. ?A、错误
6 s# Z# P; X, m4 gB、正确
3 Q1 E$ @0 M+ w% r$ P% N正确资料:

: x+ a' R6 Y, w; m0 ]: k1 C. {
) F: R+ v  t* p5 m. m第47题,VerilogHDL支持循环语句
A、错误
B、正确
正确资料:

" d5 v) b( m% G) F3 n+ l
' ?+ O& w$ ~3 }* a" X2 k第48题,不考虑信号时延等因素的仿真称为功能仿真
, }: a3 f, P2 ~* C) B! d" H: h  BA、错误
5 O( T) V) W& I: jB、正确
正确资料:


+ X# J  [/ R+ E+ }* \1 ]第49题,VerilogHDL不支持条件语句
; N8 j9 r' T  ^& I# @A、错误
+ U! A  Z* J. I) g" |B、正确
正确资料:

0 Y& j3 [- _& q: g7 q5 g
: P: ?3 P1 v3 {! {* g, e资料来源：谋学网（www.mouxue.com）,编译型仿真器的仿真速度快但需要预处理不能即时修改
A、错误
6 ~' m1 [" ^& w8 xB、正确
+ A7 }. P  g% l4 `" g正确资料:

9 w9 H7 y; U* W3 U$ R
& @9 c3 T2 n/ T1 E9 Z
$ b: k. h2 h1 d

6 _9 t) w6 I' w3 s

" n7 g2 p; _: d$ y, @4 Y: ^; I; ?/ u

- Y) g% g5 m4 e. i% O, f3 F
; h7 v4 j  ~# j) B1 i8 A

1 o9 M2 _7 z1 \1 p, a
8 T/ f/ j( l7 c: K( t' f5 i
; T" O5 x/ T* o3 U2 v3 `4 K! R