西安电子科技大学网络与继续教育学院 2022 学年下学期 《数字逻辑电路》期末考试试...

同学情

第 1 页 （共 5 页）
学习中心/函授站
姓 名
学 号
西安电子科技大学网络与继续教育学院
2022 学年下学期
《数字逻辑电路》期末考试试题
（综合大作业）
题号
一
二
三
四
总分
题分
30
10
30
30
得分
考试说明：
1、大作业试题公布时间：
（1）毕业班：2022 年 10 月 21 日； （2）正常班：2022 年 11 月 18 日；
2、考试必须独立完成，如发现抄袭、雷同均按零分计；
3、资料须用《西安电子科技大学网络与继续教育学院 2022 秋期末考试答题纸》（个
人专属答题纸）手写完成，要求字迹工整、卷面干净、整齐；
4、在线上传时间：
（1）毕业班学生于 2022 年 10 月 21 日至 2022 年 11 月 1 日在线上传大作业答卷；
（2）正常班学生于 2022 年 11 月 18 日至 2022 年 12 月 5 日在线上传大作业答卷；
5、拍照要求完整、清晰，一张图片对应一张个人专属答题纸（A4 纸），正确上传。
一、更多资料下载：谋学网（www.mouxue.com）（更多资料下载：谋学网（www.mouxue.com） 2 分，共 30 分）
1、与八进制数(24.4)8 对应的二进制数是（ ）。
A．(10101.1)2 B．(10110.1)2 C．(10100.1)2 D．(11011.01)2
2．将(01000011.00101000)5421BCD 转换为八进制数为（ ）。
A．(43.25)8 B．(53.2)8 C．(35.25)8 D．(56.5)8
3、若输入变量 A、B 只有全为 1 时，输出 F=0，则其输入与输出的关系是（ ）。
A．异或 B．同或 C．或非 D．与非
4、逻辑电路如图 1.1 所示，其输出函数 F 为（ ）。
A．C=0
C=1
B
A
F


AB
F 
B．C=0
C=1
0

F
1

F
C．C=0
C=1
B
A
F


AB
F 
&
EN
EN
A
A
B
B
C
F
图1.1
≥1
第 2 页 （共 5 页）
D．
C
B
A
C
AB
F
)
(




5、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去（ ）。
A．一个变量 B．二个变量 C．三个变量 D．四个变量
6、
的最小项表达式是（ ）。


F
AB
BC
A．
B．
(0,2,3,4)
F
(1,5,6,7)
F
C．
D．
(0,1,4,6)
F
(2,3,5,7)
F
7、逻辑函数
的最简与或式为（ ）。
(
)
(
)
F
AB
AB
A
B
=
+
+
Å
A．
B．
C．
D．1
A
B
+
A
B
+
A
B
+
8、 逻 辑 函 数
的 最 简 与 非 式 为
( ,
,
,
)
(0,1,2,4,6,7,8,9,10,12,14)
F A B C D
m
=å
（ ）。
A．
B．
B C BD BD ABC
×
×
×
×
D B C ABC
×
×
×
C．
D．
D BC ABC
×
×
D BC AB C
×
×
×
9、某函数的反函数是
，其原函数为（ ）。
BD
C
A
B
A
F




A．
B．
)
(
)
(
D
B
C
A
B
A
F




)
(
)
(
D
B
C
A
B
A
F




C．
D．
)
(
)
(
D
B
C
A
B
A
F





D
B
C
A
B
A
F




)
(
10、函数
约束条件
的最简与或
D
C
A
C
B
A
C
B
A
D
C
A
ABCD
F







)
(
0

BD
式为（ ）。
A．
B．
C
A
C
A
F


C
B
A
C
B
A
C
B
A
D
C
A
F




C．
D．
AC
C
A
F


C
B
C
B
F


11、在下列逻辑电路中，属于组合逻辑电路的是（ ）。
A．寄存器 B．编码器 C．触发器 D．计数器
12、所谓同步计数器是指（ ）。
A．各触发器的时钟端连在一起，统一由系统时钟控制
B．可用前级的输出做后级触发器的时钟
C．由同类型的触发器构成
D．可用后级的输出做前级触发器的时钟
13、为使 JK 触发器的状态由 0 到 0，其激励端 JK 取值为（ ）。
A．x0 B．0X C．x1 D．1x
14、四位移位寄存器现态为 1101，左移进两个 0 后再右移进一个 1。其移位寄存器的状
第 3 页 （共 5 页）
态是（ ）。
A．0110 B．0111 C．0100 D．1010
15、
。其功能是（ ）。
74
161
1;
0;
1;
1
r
LS
C
LD
P
T




当
A．计数 B．预置数 C．清零 D．保持
二、填空题（更多资料下载：谋学网（www.mouxue.com） 2 分，共 10 分）
16、开路门输出并联完成_______逻辑功能。
17、一个自然二进制码为 1110，该格雷码是 。
18、F=A
0
A
1
0
1=________________。
Å Å Å Å Å
19、时序电路的输出与当前输入有关，与电路过去状态________________。
20、150KHZ 输入信号，其分频的分频系数为 3，输出频率为____________。
三、分析题（更多资料下载：谋学网（www.mouxue.com） 10 分，共 30 分）
说明：中规模器件 74LS90、74LS161 和 74LS194 的功能见附页
21、由双 4 选 1 数据选择器组成电路如图 3.1 所示。
①写出输出函数 F1、F2 表达式；
②列出真值表；
③说明其功能。
22．电路如图 3.2 所示。
①分别列出图所示电路的状态迁移关系；
②分别指出电路的功能。
23、由四选一数据选择器和移位寄存器 74LS194 组成电路如图 3.3 所示。
①列出 74LS194 的状态迁移关系；
②写出输出 F 的序列信号。
图3.1
A0
A1
C
B
D0 D1 D2 D3
D0 D1 D2 D3
F1
F2
1
A
“1”
1
CP
A B C D LD
&
QA QB QC QD
74LS161
O
O
O
CR
1
QA QB QC QD
&
CP1
CP2
S91 S92 R01 R02
74LS90
CP
图 3.2
第 4 页 （共 5 页）
四、设计题（更多资料下载：谋学网（www.mouxue.com） 10 分，共 30 分）
24、用 74LS138 译码器和少量的门电路设计一个转换电路，将输入的三位格雷码 G2G1G0
转换为三位二进制 B2B1B0。
①列出真值表；
②画出逻辑图。
25、试用 74LS161 设计一个起始态为 0100 的 9 进制计数器。
①列出状态迁移表；
②画出逻辑电路图。
26、利用 JK 触发器设计同步三进制加法计数器。
①做出状态迁移表；
②确定每级触发器的激励函数；
③画出逻辑图。
图 4.1
E
O
S1
S0
1
Q0 Q1 Q2 Q3
D0
D1
D2
D3
。
1
O
SR Q0 Q1 Q2 Q3
74LS194
F
1
四
选
一
选
择
器
A1 A0
1
1
Cr
CP
1
。
图 3.3
74LS161
QA QB QC QD
T
P
CP
A
LD
Oc
Cr
B
D
C
第 5 页 （共 5 页）
74LS90功能表
输入
输出
R01 R02
S91 S92
CP1 CP2
1
1
1
1
1
1
1
1
0
0
0
0
R01R02=0
S91S92=0
0
0
QD
QA
二进制计数
五进制计数
8421码十进制计数
5421码十进制计数
QA
QB
QC
QD
0 0 0 0
0 0 0 0
1 0 0 1
1 0 0 1
CP
CP
CP
CP
74LS194功能表
输入
输出
S1
S0
SL
SR
Cr
CP
1
0
0
0
0
Q3
0 0 0 0
保持
SR
SL
Q2
Q1
Q0
Q2
Q1
Q0
SR
Q3
Q2
Q1
SL
D3
D2
D1
D0
d3
d2
d1
d0
d3
d2
d1
d0
0
1
0
1
1
1
1
1
1
1
保持
74LS161功能表
输入
输出
P
T
1
0
0
0
QD
0 0 0 0
计数（模16）
QC
QB
QA
保持
C
B
A
0
1
1
1
D
LD
1
1
1
1
1
CP
B C
D
A
B C
A
D
保持（Oc=0)
Cr