[东北大学]23年3月考试《数字电子技术基础X》考核作业

奥鹏在线作业

东 北 大 学 继 续 教 育 学 院
4 d" J. p/ @. D. F4 [   数字电子技术基础 X   试 卷（作业考核 线上2）  B  卷（共  6  页）
- }/ t7 v# k; C5 y: ]+ r; U总分        题号        一        二        三        四        五        六        七        八        九        十
8 b2 z4 B: x2 }' S0 W0 ]+ X        得分                                                                               

一、更多资料下载：谋学网（www.mouxue.com）。在备选资料中选出一个正确资料，并将所选答题填入下表。（70分）

0 b; S' [1 Y; T$ q( y- A# }题号        1-5        6-10        11-15
9 [  u- B  c  X" R, ?7 \3 C资料                       
题号        16-20        21-25        26-30
资料                       
题号        31-35               
资料                       
+ \' K2 N" \* o9 n1 n$ w7 g! P01、表示一位十六进制数需要二进制数的位数为：
A. １位         B. ２位       C. ４位        D. 16位
02．十进制数25用8421BCD码表示为：
! T$ `: o: ~% E0 x9 Z. A7 XA.10 101         B.0010 0101      C.100101     D.10101
03．与十进制数（53.5）10等值的数或代码为：
A.(0101 0011.0101)8421BCD  B.(35.8)16  C.(110101.1)2   D.(65.4)8
% G% q* l% l' N9 C" G' I* v04. 当逻辑函数有n个变量时，变量取值组合共有：
   A. n        B. 2n        C. n2      D. 2n
- o! T6 D9 {+ f: x3 k8 J05．欲使D触发器按Qn+1= n工作，应使输入D=
A.0   B.1    C.Q    D.
06．多谐振荡器可产生：
A.正弦波    B.矩形脉冲     C.三角波   D.锯齿波
7 s2 Q* q6 ~/ z  ?% \" a( s5 O% I07.一个16选一的数据选择器，其地址输入（选择控制输入）端个数为：
A.1       B.2     C.4       D.16
7 b: S# ~! y3 Y, c8 |7 K08．下列逻辑电路中为时序逻辑电路的是
A.变量译码器  B.加法器C.数码寄存器D.数据选择器
7 M) y4 c+ L+ n" S" _8 L               
09、图1-1所示电路，输出F为：
A、AB   B、A+B   C、A⊙B   D、A÷B
( [$ ~4 _8 d1 u, u( p4 k
& L  g. o$ {# q8 i* C9 T
10、图1-2所示电路，输出F为：
A、A⊙B   B、AB   C、A+B  D、A÷B

( d$ f7 q3 Y5 B' k# l. _11、图1-3电路为NMOS：
! r8 Y: ~. p/ I/ B% ~$ j  x1 Z$ vA、与非门     B、异或门   C、与或非门     D、或非门

12、图1-4所示电路，当EN=1时：
1 L; W  p+ S: BA、        M为输入N为输出         B、 N为输入M为输出
C、         N为输入EN为输出       D 、 M为输入EN为输出               


13、图1-5所示TTL电路，A=0则Y1=
5 f( U$ {6 v" p4 }6 gA．A+VCC    B．A    C．1    D．0
2 @+ g+ ?" o: ]* k5 q% T
14、图1-6所示TTL电路，Y2=
* g9 p, r: a; u6 ~1 ]0 T3 iA．A+VCC    B．1    C．0    D．A

5 ^* D2 _# y8 Q. p$ A2 ]' S15、图1-7所示TTL电路，当1、2端都加低电平（逻辑0）时Qn+1=
A．Qn+1    B．0    C．Qn    D．1
5 i' ]% h. f: L
16、若将图1-7所示电路构成D触发器，应将
A．1、3端相连、2、4端相连并将2端作为D输入端
: _$ r& b% E9 T/ k4 WB．1、5端相连、2、4端相连并将5端作为D输入端
/ n  Y' \& Q% f0 I( ]/ ^  O. JC．1、3端相连、2、6端相连并将6端作为D输入端
D．2、4端相连、1、3端相连并将1端作为D输入端

/ d2 T# C3 i' b, Q/ M17、图1-8所示电路，该电路产生波形的周期为
A、0.7(R1+R2)C    B、1.1(R1+2R2)C
C、0.7(R1+2R2)C   D、0.8(R1+R2)C
' C% O) [. Z" l/ W- G

% d: z6 w3 O0 r18、单稳态触发器用途之一是
A、自动产生方波    B、用做比较器    C、定时    D、自动产生三角波

19、用RAM2114（1024×4位）构成4096×8位RAM，需
; i/ F& w6 v! g- m% A0 FA、4片；   B、8片；    C、24片；   D、12片
6 b/ g- {0 Z: }- Q  l: C2 f
' }- E) p# @2 o. F; E/ e: J20、用户对ROM编程后觉得不满意，还要改写，应选用：
A、固定ROM   B、E2PROM   C、PPROM    D、PRAM

21、图2-2所示电路，D3D2D1D0=0000，B加高电平，
/ W7 V6 j+ O, |( p' ~* _6 V; _C与A相连所构成的加法计数器是
3 g2 x. m. P, [6 sA、10进制   B、5进制   C、11进制   D、6进制
; ^; O* y# Q% O; @" e& |
22、2-2所示电路，D3D2D1D0=0010，A加高电平，C与B相连所构成的加法计数器是
A、10进制    B、8进制    C、6进制     D、9进制     
1 N# h: R7 a# [1 u% D  o- [# p
3 {6 A2 \/ n3 N2 N* l8 E3 I: `) v23、2-2所示电路，D3D2D1D0=0010，B加高电平，C与A相连所构成的加法计数器是
+ W' g# B8 O0 s9 H! T% M4 MA、10进制    B、9进制    C、6进制     D、8进制      

24、2-2所示电路，D3D2D1D0=1000，A加高电平，C与B相连所构成的加法计数器是
A、10进制    B、3进制    C、6进制     D、12进制
5 \4 Y+ B4 N0 w' P; |* U5 Y" M* S. _25、2-2所示电路，D3D2D1D0=1000， B加高电平，C与A相连所构成的加法计数器是
A、10进制    B、3进制    C、6进制     D、12进制   

26、图2-3所示电路为
7 X3 k  N( N( R7 W( |7 S2 SA 异步时序电路  B 同步时序电路 C 同步组合电路   D 异步组合电路      

27、图2-3所示电路，FF0和FF1都为
A、下降沿触发   B、上升沿触发   C、高电平触发    D、低电平触发  

! [1 d6 ?: c2 H/ E$ @28、图2-3所示电路，Q0n+1=


4 x3 N) g# K( A/ o" \1 e29、图2-3所示电路，Q1n+1=
1 `# j& V% Y1 n) c2 WA、Q0nQ1n    B、Q0n+Q1n   C、Q0n⊕Q1n    D、Q0n⊙Q1n   
8 s/ Y5 [. q( G
# j8 L+ @0 W) ~: f1 S! k+ z3 r30、图2-3所示电路，F=
+ i3 p5 j; N8 X. K& C
A、Q0nQ1n    B、Q0n+Q1n   C、Q0n⊕Q1n    D、Q0n⊙Q1n   

7 e$ v1 _  l$ F3 E2 R1 g0 b31、图2-3所示电路，其状态转换图为

; L' E5 Q1 o) A) }* d+ M32、图2-3所示电路的逻辑功能为
, s5 c9 u/ W0 u4 H. E' G6 mA、4进制减法计数器       B、4进制加法计数器
C、6进制加法计数器       D、8进制减法计数器      
7 @+ r) f% A& h3 `; l7 S0 ^* e3 T
; Y2 |+ {" F1 v# N4 h- k# I
33、图2-4所示可变进制加法计数器电路 ，当MN=00时该加法计数器为
A  11进制加法计数器     B  10进制加法计数器   
C  12进制加法计数器     D  13进制加法计数器  
/ N; ?, ?8 u7 \8 v1 L1 e6 I
: H) a8 S4 s5 X2 ]' F! q/ |7 I34、图2-4所示可变进制加法计数器电路 ，当MN=01时该加法计数器为
3 V% [6 e+ P$ x: r+ g' [A、13进制加法计数器      B、12进制加法计数器  
; B8 E  y0 T9 {C、14进制加法计数器      D、11进制加法计数器
  C; [9 c+ R' I6 n0 A* J- s
0 h' r# Y9 ?/ G9 |5 N8 m% ]35、图2-4所示可变进制加法计数器电路 ，当MN=11时该加法计数器为
) t+ Q0 e+ y+ q- ~1 D8 P8 dA、14进制加法计数器   B、12进制加法计数器  
! s; R. ~9 ]: N" i- i' L+ ^' R- FC、11进制加法计数器   D、13进制加法计数器   

二、试用卡诺图化简下列逻辑函数（10分）
/ a/ W# O4 E7 e) _4 T, @3 t9 i; A



* s4 I8 k- Q' z- \& ^. [8 ?! f



; B  G' g/ ]2 ]

) e, ^( ?- y- ^( t



8 P& x6 A4 M+ Z. a2 U- E8 u. N% }

  I. S' I- P+ x9 E
  W4 j4 x; n$ s三、（10分）试用图3所示输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为三位二进制数。二者之间关系如下：
2≤X≤6时   F=X+1   X<2时    F=1     X>6时    F=0

, i4 D, W  O: r! G7 m# C
0 Y5 L# Q6 `9 N8 o# L7 @7 @

: D, }( m2 X/ O& K


) K5 ~2 Z5 L; i8 l+ {- y
% ?3 x8 m$ t: a$ G+ ^# l
) s0 b7 C- \& n, `' g- `/ P: `

四、（10分）试用图4所示74161电路和必要的门构成一个12进制计数器。
) V; n; X# C- |  ~/ e


$ e, W4 y8 v! X& G
- p  S. V+ ]8 i6 w/ k

; }  n: X6 @& |
# i- U2 N: o9 f3 g


, m! t/ ~2 W- Y. {, m6 q

% `# u7 Q& R3 P: O9 }

奋斗

下次优惠点

jocelynxuxu

谢谢，满分

78001

哈哈，爽！