[东北大学]23年3月考试《数字电子技术基础X》考核作业

奥鹏在线作业

东 北 大 学 继 续 教 育 学 院
   数字电子技术基础 X   试 卷（作业考核 线上2）  B  卷（共  6  页）
% x% O2 x8 U& y4 _总分        题号        一        二        三        四        五        六        七        八        九        十
! h! {2 F$ [+ ?: @4 n        得分                                                                               

一、更多资料下载：谋学网（www.mouxue.com）。在备选资料中选出一个正确资料，并将所选答题填入下表。（70分）
$ @" u! p( W# ], U
/ }" \6 T4 Q) ]4 Z题号        1-5        6-10        11-15
资料                       
题号        16-20        21-25        26-30
资料                       
题号        31-35               
资料                       
2 Q: z2 @9 N7 r5 t/ i01、表示一位十六进制数需要二进制数的位数为：
9 W) H! u" w4 m/ ?! i" ~A. １位         B. ２位       C. ４位        D. 16位
' F2 [! Q0 w$ n: j5 q6 h02．十进制数25用8421BCD码表示为：
A.10 101         B.0010 0101      C.100101     D.10101
* T# T  B- T0 j& e) l. r3 o2 L03．与十进制数（53.5）10等值的数或代码为：
' k9 X# p% y0 P! `& o% JA.(0101 0011.0101)8421BCD  B.(35.8)16  C.(110101.1)2   D.(65.4)8
04. 当逻辑函数有n个变量时，变量取值组合共有：
   A. n        B. 2n        C. n2      D. 2n
05．欲使D触发器按Qn+1= n工作，应使输入D=
7 X: u* a/ _2 ^% wA.0   B.1    C.Q    D.
8 w; q+ G9 j" k( S! T06．多谐振荡器可产生：
: y2 x/ f- A3 ^! wA.正弦波    B.矩形脉冲     C.三角波   D.锯齿波
. w( x  i& |" \" Y  D" w4 e07.一个16选一的数据选择器，其地址输入（选择控制输入）端个数为：
1 D& O$ V" V' K5 i: k3 NA.1       B.2     C.4       D.16
, F1 M$ s! {& d6 w08．下列逻辑电路中为时序逻辑电路的是
A.变量译码器  B.加法器C.数码寄存器D.数据选择器
               
09、图1-1所示电路，输出F为：
, Q* @2 ~& o* QA、AB   B、A+B   C、A⊙B   D、A÷B


! X7 z0 G# Z) @$ Y8 t5 f10、图1-2所示电路，输出F为：
A、A⊙B   B、AB   C、A+B  D、A÷B
" U# U! d8 A% H  x& j) G
11、图1-3电路为NMOS：
7 H$ c6 d- T! Z" ?: q! TA、与非门     B、异或门   C、与或非门     D、或非门

. Y  A0 O& ?) p% ?* b  w& u12、图1-4所示电路，当EN=1时：
4 ~$ N* V5 p9 o) }2 b, d! O8 ZA、        M为输入N为输出         B、 N为输入M为输出
. V+ W- H" G& {- z* S! M0 lC、         N为输入EN为输出       D 、 M为输入EN为输出               

8 X% O+ R+ f$ }. |8 O
13、图1-5所示TTL电路，A=0则Y1=
A．A+VCC    B．A    C．1    D．0
" j% Q0 `6 e( W$ k
14、图1-6所示TTL电路，Y2=
3 F5 X* D) s( j9 X$ ^A．A+VCC    B．1    C．0    D．A

15、图1-7所示TTL电路，当1、2端都加低电平（逻辑0）时Qn+1=
2 x$ ]5 H, S9 d- j% b9 [/ aA．Qn+1    B．0    C．Qn    D．1
" u, l1 D/ w' ~
16、若将图1-7所示电路构成D触发器，应将
/ V- z7 x4 n  }$ _" f, i& w) @A．1、3端相连、2、4端相连并将2端作为D输入端
3 x9 X4 Z2 L3 M3 u- o( [B．1、5端相连、2、4端相连并将5端作为D输入端
C．1、3端相连、2、6端相连并将6端作为D输入端
D．2、4端相连、1、3端相连并将1端作为D输入端
  [5 M* U! p  U# d/ M/ _, T
. C. P4 W. ~- k17、图1-8所示电路，该电路产生波形的周期为
A、0.7(R1+R2)C    B、1.1(R1+2R2)C
C、0.7(R1+2R2)C   D、0.8(R1+R2)C


, ?7 Y8 R' b! O9 d  o; y18、单稳态触发器用途之一是
; p/ `3 g7 p! JA、自动产生方波    B、用做比较器    C、定时    D、自动产生三角波

2 A) ]# _# X' d19、用RAM2114（1024×4位）构成4096×8位RAM，需
A、4片；   B、8片；    C、24片；   D、12片

! l$ X4 X' ~' e5 C# c8 J0 P' |20、用户对ROM编程后觉得不满意，还要改写，应选用：
A、固定ROM   B、E2PROM   C、PPROM    D、PRAM

9 n- J" b( A: b9 a9 L) @4 B21、图2-2所示电路，D3D2D1D0=0000，B加高电平，
. U( |9 I( \% _: |C与A相连所构成的加法计数器是
: H5 j( ?+ w% Z: {( o; pA、10进制   B、5进制   C、11进制   D、6进制

22、2-2所示电路，D3D2D1D0=0010，A加高电平，C与B相连所构成的加法计数器是
A、10进制    B、8进制    C、6进制     D、9进制     

23、2-2所示电路，D3D2D1D0=0010，B加高电平，C与A相连所构成的加法计数器是
A、10进制    B、9进制    C、6进制     D、8进制      

9 o. T( a7 ~  X6 |, p24、2-2所示电路，D3D2D1D0=1000，A加高电平，C与B相连所构成的加法计数器是
A、10进制    B、3进制    C、6进制     D、12进制
25、2-2所示电路，D3D2D1D0=1000， B加高电平，C与A相连所构成的加法计数器是
A、10进制    B、3进制    C、6进制     D、12进制   

0 S' B! x* m, B' ?6 r. d26、图2-3所示电路为
A 异步时序电路  B 同步时序电路 C 同步组合电路   D 异步组合电路      

27、图2-3所示电路，FF0和FF1都为
A、下降沿触发   B、上升沿触发   C、高电平触发    D、低电平触发  

28、图2-3所示电路，Q0n+1=
& s! C& }1 _6 L' I, `8 N
- N  s  k7 w) E
29、图2-3所示电路，Q1n+1=
A、Q0nQ1n    B、Q0n+Q1n   C、Q0n⊕Q1n    D、Q0n⊙Q1n   

8 {& T" A$ n! n+ h2 k30、图2-3所示电路，F=
. _; J8 f8 V- j& R9 P, V
* u/ c  A6 U! TA、Q0nQ1n    B、Q0n+Q1n   C、Q0n⊕Q1n    D、Q0n⊙Q1n   

9 M- l1 G: g- s5 g  k3 n* `31、图2-3所示电路，其状态转换图为

+ O' s% s2 P) U: Z32、图2-3所示电路的逻辑功能为
: D8 q* K! d) C+ u( vA、4进制减法计数器       B、4进制加法计数器
2 |; ], U3 `5 B. N1 OC、6进制加法计数器       D、8进制减法计数器      
8 x$ k  d! j* B6 F$ P
& E. M8 ?/ P+ l9 k# ^
33、图2-4所示可变进制加法计数器电路 ，当MN=00时该加法计数器为
2 `( ?. O% C2 Z6 n) _+ o) AA  11进制加法计数器     B  10进制加法计数器   
0 \, B( F3 m' ^C  12进制加法计数器     D  13进制加法计数器  
5 c, N2 Z' x2 s" I) l
, Q) c0 `, ~( m- m5 f34、图2-4所示可变进制加法计数器电路 ，当MN=01时该加法计数器为
. x' T9 S9 d. t8 L# B9 J6 hA、13进制加法计数器      B、12进制加法计数器  
$ c4 o( _# f* g# s. NC、14进制加法计数器      D、11进制加法计数器
$ V3 N. L4 t( d4 x( K4 ]
35、图2-4所示可变进制加法计数器电路 ，当MN=11时该加法计数器为
A、14进制加法计数器   B、12进制加法计数器  
C、11进制加法计数器   D、13进制加法计数器   
7 _4 s. w; \2 X! O
二、试用卡诺图化简下列逻辑函数（10分）
4 ]% F6 I3 T, x& ^, y! v: \

( I- z1 @5 \; Y8 x- [2 I

5 j( ^! V* K6 N& b* b

- C1 ~7 `4 |% F* _" _: ]
4 d- S. B4 g2 W* I6 Q


+ v+ f% D, \7 }9 `7 x6 S


5 C  H# i& v2 D- t3 y

' K: n0 X3 N% u* k# K( y, F. C

1 K, P+ [* B5 D8 Z8 n: z" |三、（10分）试用图3所示输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为三位二进制数。二者之间关系如下：
) ^7 d/ E+ V" ]) T2≤X≤6时   F=X+1   X<2时    F=1     X>6时    F=0
3 D" f, o' }' Q0 B. }. Z- n

) R- ^' g2 f) d, @9 a0 Y
4 T; p/ a1 z; z; E1 M0 @
9 M3 w0 f9 b" }' C2 G0 ]


; z# R  A& i* |4 S3 o% Y9 ^



四、（10分）试用图4所示74161电路和必要的门构成一个12进制计数器。
3 W% {4 w# S$ r5 j$ @0 R/ I! w( @  j. o

- T7 N4 F% R+ a" w3 k  ~* E# L' V2 ^8 n& l


7 B* R: F, f/ l# R, O4 `" P/ O

4 h+ h+ t' C$ e  i. i

/ b3 N, T- b; v8 H0 A* Y

; O) ]6 H) l  p1 C
; e% p. J- O2 }: y" |) Z

奋斗

下次优惠点

jocelynxuxu

谢谢，满分

78001

哈哈，爽！