|
一、单选题(共 20 道试题,共 100 分。) V 1. 一个4位移位寄存器原来的状态为0000,如果串行输入始终为1,则经过4个移位脉冲后寄存器的内容为( )。
A. 0001
B. 0111
C. 1110
D. 1111
2. 已知Q3Q2Q1Q0是同步十进制计数器的触发器输出,若以Q3作进位,则其周期和正脉冲宽度是( )。
A. 10个CP脉冲,正脉冲宽度为1个CP周期。
B. 10个CP脉冲,正脉冲宽度为2个CP周期。
C. 10个CP脉冲,正脉冲宽度为4个CP周期。
D. 10个CP脉冲,正脉冲宽度为8个CP周期。
3. 若4位二进制加法计数器正常工作时,由0000状态开始计数,则经过43个输入计数脉冲后,计数器的状态应是( )。
A. 0011
B. 1011
C. 1101
D. 1110
4. 已知R、S是或非门构成的基本RS触发器的输入端,则约束条件为( )。
A. RS=0
B. R+S=1
C. RS=1
D. R+S=0
5. 下列电路中,属于组合逻辑电路的是( )。
A. 计数器
B. 寄存器
C. 数据选择器
D. 触发器
6. 在下列器件中,不属于时序逻辑电路的是( )。
A. 计数器
B. 移位寄存器
C. 全加器
D. 序列信号检测器
7. n个变量可以构成( )个最小项。
A. N
B. 2*n
C. 2n
D. 2n-1
8. CMOS门电路,由于其阈值电压约为电源电压的一半,因而( )。
A. 其噪声容限较TTL电路较小
B. 其抗干扰能力较TTL电路稍差
C. 其噪声容限较TTL电路较大
9. 用8级触发器可以记忆( )种不同的状态。
A. 8
B. 16
C. 128
D. 256
10. 维持-阻塞D触发器是( )触发。
A. 下降沿
B. 上升沿
C. 高电平
D. 低电平
11. 由10级触发器构成的二进制计数器,其模值为( )。
A. 10
B. 20
C. 1000
D. 1024
12. 主从JK触发器是( )。
A. 在CP上升沿触发
B. 在CP下降沿触发
C. 在CP=1的稳态下触发
D. 与CP无关
13. 硅二极管的导通和截止的条件是( )。
A. VD>0.7V,VD<0.5V
B. VD>0.5V,VD<0.7V
C. VD>0.7V,VD<0.7V
D. VD>0.5V,VD<0.5V
14. 十进制数127.25对应的二进制数为( )。
A. 1111111.01
B. 10000000.10
C. 1111110.01
D. 1100011.11
15. 下列触发器中,没有约束条件的是( )。
A. 基本RS触发器
B. 主从RS触发器
C. 时钟RS触发器
D. 边沿D触发器
16. 表示一个两位十进制数至少需要( )位二进制数。
A. 5
B. 6
C. 7
D. 8
17. 在二进制译码器中,若输入有4位代码,则输出有( )个信号。
A. 2
B. 4
C. 8
D. 16
18. 同步计数器是指( )。
A. 由同类型的触发器构成的计数器。
B. 各触发器时钟连在一起,统一由系统时钟控制。
C. 可用前级的输出作后级触发器的时钟。
D. 可用后级的输出作前级触发器的时钟。
19. 用电位关系描述双极性三极管开关工作时的三种状态,正确的是( )。
A. 截止区:VBE<0V ;放大区:VBE >0V;饱和区:VBE >0V且VBC >0V
B. 截止区:VBE<VT ;放大区:VBE > VT且VBC <0V;饱和区:VBC <0V
C. 截止区:VBE<0V ;放大区:VBE>=0.7V;饱和区:VCE <=0.3V
D. 截止区:VBE<0V ;VBC <0V;放大区:VBE=0.7V;饱和区:VBE > VT且VBC >0V
20. 如果晶体三极管的( ),则该管工作于饱和区。
A. 发射结正偏置,集电结反偏置
B. 发射结正偏置,集电结正偏置
C. 发射结反偏置,集电结正偏置
D. 发射结反偏置,集电结反偏置
|
|