华师17春学期《微型计算机技术》在线作业100分

admin

华师《微型计算机技术》在线作业




一、单选题（共 25 道试题，共 100 分。）  V 1. 异步通信传输信息时，其特点是（）
A. 通信双方不必同步
B. 每个字符的发送是独立的
C. 字符之间的传输时间长度应相同
D. 字符发送速率由波特率确定

2.  8255A A、B组工作于方式0，A口输入、B口输出设计工作方式选择控制字为（）
A. 10010000B
B. 00010000B
C. 10010010B
D. 00010010B

3.  8255A A、B组都工作于方式0，A口输出、B口输入，PC7-PC4输出，PC3-PC0输入设计一工作方式选择控制字为（）
A. 10000011B
B. 10000010B
C. 10000111B
D. 11000111B

4.  8255A工作于基本输入/输出方式下，输入和输出数据（）
A. 输出数据锁存，输入数据不锁存
B. 输出数据锁存，输入数据锁存
C. 输出数据不锁存，输入数据锁存
D. 输出数据不锁存，输入数据不锁存

5.  在两片8259A级联的中断系统中，从片的INT端接到主片的IR5端，则初始化主、从片ICW3的数据格式分别是（）
A. 05H和20H
B. 50H和02H
C. 02H和50H
D. 20H和05H

6.  计算机使用总线结构的优点是便于实现积木化，同时（）
A. 减少了信息传输量
B. 提高了信息传输速度
C. 减少了信息传输线的条数
D. 两种信息源代码在总线可同时出现

7.  8255A A组工作于方式0，B组工作于方式1，A口输出，B口输入，设计工作方式选择控制字为（）
A. 10000100B
B. 00000110B
C. 10010000B
D. 10000110B

8.  8255A C口有一个（）
A. 8位数据输入缓冲器和8位数据输出缓冲器
B. 8位数据输入缓冲器和8位数据输出锁存器
C. 8位数据输入缓冲器和8位数据输出锁存/缓冲器
D. 8位数据输入锁存/缓冲器和8位数据输出锁存/缓冲器

9.  可以用（）信号作为地址锁存允许信号
A. BHE
B. ALE
C. DT/R
D. DEN

10.  8255A工作于方式1输出时，A口（B口）INTE中断允许信号是由（），C口置位/复位控制字设置的。
A. PC5(PC2)
B. PC6(PC2)
C. PC5(PC3)
D. PC6(PC3)

11.  欲使8086CPU工作在最大方式，其引脚MN//MX（MN/MX非）应接（） 电平
A. TTL
B. CMOS
C. 逻辑低
D. 逻辑高

12.  与外存储器相比，内存储器的特点是（）
A. 容量大、速度快
B. 容量大、速度慢
C. 容量小、速度快
D. 容量小、速度慢

13.  半导体存储器的种类很多,从器件原理来分分为（）
A. 双极型和MOS型存储器
B. 静态和动态存储器
C. 随机存取存储器和只读存储器
D. 双极型和动态存储器

14.  完整的计算机系统应包括（）
A. 运算器、控制器、寄存器组、总线接口
B. 外设和主机
C. 主机和应用程序
D. 配套的硬件设备和软件系统

15.  8253/8254计数器工作期间，CPU重新对定时器编程是（）
A. 任何情况下禁止的
B. 任何情况下允许的，且影响当前计数
C. 任何情况下允许的，且不影响当前计数
D. 任何情况下允许的，且影响程序随方式而变

16.  8253是一种（）计数器。
A. 减1
B. 加1
C. 减2
D. 加2

17.  当8255A的端口A、端口B均工作在方式0的输入方式时，端口C可以作为（）用。
A. 两个4位I/O端口或1个8位I/O端口
B. 状态端口
C. 部分引脚作端口A、端口B的联络信号
D. 全部作联络信号

18.  存储周期是指（）
A. 存储器的读出时间
B. 存储器的写入时间
C. 存储器进行连续读和写操作所允许的最短时间间隔
D. 存储器进行连续写操作所允许的最短时间间隔

19.  8086/8088CPU响应硬件中断INTER请求的必要条件除IF=1外，还需满足（）
A. 访存储器操作结束
B. 当前指令执行完
C. 无软件中断请求
D. 无内部中断请求

20.  DMA传送结束由I/O接口向CPU发出中断请求，其目的是（）
A. 让CPU 收回总线控制权
B. 让DMA 控制器释放总线控制
C. 让CPU 检查DMA 操作正确性
D. 让DMA复位，准备下一次DMA 传输

21.  8255A A组工作于方式1，B组工作于方式1,A口输出，B口输入，设计工作方式选择字为（）
A. 10110110B
B. 00110110B
C. 10100110B
D. 10100100B

22.  8255A内部A组控制（）
A. PA口和PC7-PC4
B. PA口和PC口
C. PA口和PB口
D. PA口

23.  在进入DMA工作方式之前，DMA控制器当作CPU总线上的一个（）
A. I/O设备
B. I/O接口
C. 主处理器
D. 逻辑高

24.  若用6264SRAM芯片（8K×8位）组成128KB的存储器系统，需要（）片6264芯片。
A. 16
B. 24
C. 32
D. 64

25.  基本的总线读周期需要（）个T状态.
A. 1个
B. 4个
C. 5个
D. 不确定

符莹86

必须看看，资料满分

renbin

抄的资料都满分，会不会老师怀疑