|
【奥鹏】[天津大学]《数字逻辑》在线作业二
试卷总分:100 得分:100
第1题,米里型时序逻辑电路的输出是()
A、只与输入有关
B、只与电路当前状态有关
C、与输入和电路当前状态均有关
D、与输入和电路当前状态均无关
第2题,把一个5进制计数器与一个10进制计数器串联可得到15进制计数器
A、正确
B、错误
第3题,要产生10个顺序脉冲,若用四位双向移位寄存器CT74LS194来实现,需要()片
A、3
B、4
C、5
D、10
第4题,同步时序电路和异步时序电路比较,其差异在于后者()
A、没有触发器
B、没有统一的时钟脉冲控制
C、没有稳定状态
D、输出只与内部状态有关
第5题,有8个触发器数目的二进制计数器,它具有256个计数状态。
A、正确
B、错误
第6题,环形计数器如果不作自启动修改,则总有孤立状态存在。
A、正确
B、错误
第7题,实验中用的功能较强的74LS194是()
A、右移寄存器
B、左移寄存器
C、双向移位寄存器
D、数码寄存器
第8题,D触发器的特征方程Q^(n+1)=D,而与Q^n无关,所以,D触发器不是时序电路。
A、正确
B、错误
第9题,可重复进行编程的可编程器件有()
A、PAL
B、ISP-PLD
C、PROM
D、B和C
第10题,一位8421BCD码计数器至少需要()个触发器
A、3
B、4
C、5
D、10
第11题,计数器是对脉冲的个数进行计数,具有计数功能的电路
A、正确
B、错误
第12题,欲设计0,1,2,3,4,5,6,7这几个数的计数器,如果设计合理,采用同步二进制计数器,最少应使用()级触发器
A、2
B、3
C、4
D、8
第13题,计数器的模是指对输入的计数脉冲的个数。
A、正确
B、错误
第14题,PLD器件的主要优点不包括()
A、便于仿真测试
B、集成密度低
C、可硬件加密
D、可改写
第15题,PROM和PAL的结构是()
A、PROM的与阵列固定,不可编程
B、PROM与阵列、或阵列均不可编程
C、PAL与阵列、或阵列均可编程
D、PAL的与阵列不可编程
第16题,双拍工作方式的数码寄存器工作时需清零
A、正确
B、错误
第17题,寄存器要存放n位二进制数码时,需要2^n个触发器
A、正确
B、错误
第18题,
A、A
B、B
C、C
D、D
第19题,74LS161是集成同步二进制计数器
A、正确
B、错误
第20题,PLD器件的基本结构组成不包括()
A、与阵列
B、或阵列
C、输入缓冲电路
D、输出缓冲电路
第21题,同步时序电路由组合电路和存储器两部分组成。
A、正确
B、错误
第22题,同步时序电路和异步时序电路比较,其差异在于后者
A、没有触发器
B、没有统一的时钟脉冲控制
C、没有稳定状态
D、输出只与内部状态有关
第23题,计数器的模是指构成计数器的触发器的个数
A、正确
B、错误
第24题,计数器的模是指构成计数器的触发器的个数。
A、正确
B、错误
第25题,把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。
A、正确
B、错误
第26题,74LS194是单向移位寄存器
A、正确
B、错误
第27题,8位移位寄存器,串行输入时经()个脉冲后,8位数码全部移入寄存器中
A、1
B、2
C、4
D、8
第28题,在同步时序电路的设计中,若最简状态表中的状态数为2^N,而又是用N级触发器来实现其电路,则不需检查电路的自启动性。
A、正确
B、错误
第29题,同步计数器和异步计数器比较,同步计数器的显著优点是
A、工作速度高
B、触发器利用率高
C、电路简单
D、不受时钟CP控制
第30题,N个触发器可以构成能寄存()位二进制数码的寄存器
A、N-1
B、N
C、N+1
D、2N
第31题,某移位寄存器的时钟脉冲频率为100KHZ,欲将存放在该寄存器中的数左移8位,完成该操作需要()时间。
A、10us
B、80us
C、100us
D、800ms
第32题,GAL的输出电路是()
A、OLMC
B、固定的
C、只可一次编程
D、不可重复编程
第33题,五个D触发器构成环形计数器,其计数长度为()
A、5
B、10
C、25
D、32
第34题,异步时序电路的各级触发器类型不同。
A、正确
B、错误
第35题,寄存器的功能是记忆多位二进制数
A、正确
B、错误
第36题,寄存器取出数据的方式有并行和串行输出两种
A、正确
B、错误
第37题,在各种寄存器中,存放N位二进制数码需要()个触发器
A、0
B、1
C、N
D、N+1
第38题,计数器的模是指对输入的计数脉冲的个数
A、正确
B、错误
第39题,同步二进制计数器的电路比异步二进制计数器复杂,所以实际应用中较少使用同步二进制计数器
A、正确
B、错误
第40题,要构成5进制计数器,至少需要()个触发器
A、0
B、1
C、2
D、3
|
|